28、数字逻辑基础全解析

数字逻辑基础全解析

1. 数字逻辑基础概念

数字逻辑的核心概念基于二进制的 1 和 0，数字逻辑信号表现为高或低、开或关的状态。不同类型的逻辑对高低状态的定义有所不同：
- TTL 逻辑 ：高于约 2.4V 为高，低于 0.8V 为低，两者之间为未定义区域。
- CMOS 逻辑（5V 工作） ：高于 2.5V 为高，低于 2.5V 为低。
- RS - 232 信号 ：高于 +3V 为高，低于 -3V 为低。
- 电流环接口（如 MIDI 信号） ：无电流流动为高，有电流流动为低。
- 差分逻辑 ：通过两个信号的电压差来定义高低状态，一个信号电压高于另一个为高，反之则为低，相等时信号状态未定义。

数字信号有时也用真/激活和假/非激活来描述，且真/激活和假/非激活状态可定义为高或低。在微处理器应用中，低电平为真/激活的信号很常见。

高电平信号通常能够向连接的设备提供电流（源电流），低电平信号则从连接设备吸收电流（灌电流）。典型的数字逻辑电路在高电平状态下不能灌电流，低电平状态下不能源电流。例如 CMOS 逻辑，接收器阻抗很高，除信号状态转换时，电流可忽略不计，但驱动设备仍受源高电平电流和灌低电平电流的限制。

如果两个输出连接在一起，一个为低电平，另一个为高电平，输出将不确定。在实际逻辑中，低电平输出通常占优，但电压不一定是有效的逻辑状态。这种情况会导致大量电流通过两个输出，持续下去可能损坏设备。这种连接输出的方式被称为输出争用