Verilog学习笔记（一）基本概念

最新推荐文章于 2024-06-08 20:15:09 发布
最新推荐文章于 2024-06-08 20:15:09 发布
阅读量2k 收藏 13
点赞数 1
CC 4.0 BY-SA版权
分类专栏： 嵌入式 文章标签： 嵌入式 fpga verilog 硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/bjwhile/article/details/115457805
本文作为Verilog学习笔记的第一部分，介绍了Verilog的基本概念，包括其作为一种硬件描述语言的作用，基本结构如模块module，变量定义如Parameter、Wire、Reg，逻辑运算以及组合逻辑和时序逻辑的描述方式。此外，还探讨了硬件常用缓存FIFO的原理和应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

Verilog学习笔记

文章目录

前言

因为参与的新项目需要用fpga，所以自己学了一下verilog语言。整理一些比较基础的内容。

一、Verilog语言相关

Verilog是一种硬件描述语言，与C语言不同，Verilog通常操作的对象是数字硬件系统，Verilog可以表示逻辑电路或是有逻辑电路组成的一个复杂电路。它与VHDL是目前最为常用的两种硬件语言。Verilog可以从开关级，门级直到算法级对于硬件进行控制，具有很高的灵活性，可以充分发掘硬件的计算性能。但是在功能实现的过程中需要付出比高级语言更多的精力去设计整个系统。

二、Verilog基本结构

Verilog程序最重要的结构就是模块module，它在形式上与C语言的函数很像，但是由于Verilog是面向硬件的语言，因此在设计思想上与C语言是有一定的差别的。

一个Verilog模块通常必须有的变量：clk时钟，rst置位，input输入，output输出。 下面是一些verilog中常用的声明：

Parameter常量

Wire输入输出信号缺省时默认是wire，是assign关键字指定的组合逻辑信号

Wire [n:1] a1,…,ai 每个总线有n个线路，共i个总线

Reg 在always块里的指定信号，常代表触发器寄存器

Reg[4:1] a 一个4位

最低0.47元/天 解锁文章
#systemverilog# 进程控制问题#（六）关于#0 问题的使用（一）
那么菜的博客
04-16 223
"（由于SV的fork-join_none变量捕获问题，可能都是4），然后才打印"this is main thread!今天，我们聊一聊关于#0的问题。大家知道，#0的使用，经常出现在我们的systemverilog的验证平台中。会立即产生多个并发线程（这里是4个display线程），但这些线程会被放入仿真器的"非活跃队列"（inactive queue），不会立即执行。这使得所有fork产生的线程（已经在非活跃队列中）会先于这个#0语句执行。，主线程的display会立即执行，可能先于fork的线程。
verilog学习笔记（持续更新）
weixin_42123710的博客
04-16 2211
文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操
Verilog
Sherduo的博客
02-06 1098
一. 门级结构描述 D触发器module dflop(q,qb,clear,data,clk); input clear,data,clk; output q,qb; not U5(net4,data); nand U1(net1,clear,data,clk); nand U6(net5,net4,clk);
Verilog：【1】时钟分频电路（clk_divider.sv）
Alex的技术博客
08-10 3362
通过计数器来将时钟进行分频处理的功能，通过修改parameter部分，可以用来修改输出数据的范围大小。
二、Verilog基础语法学习
qq_28938511的博客
08-19 2736
我们先看下逻辑电路中有四种值，即四种状态： 标识符(identifier）用于定义模块名、端口名和信号名等。 Verilog的标识符可以是任意一组字母、数字、 $和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。不建议大小写混合使用，普通内部信号建议全部小写， 参数定义建议大写。 二进制表示如下： 4’b0101表示4位二进制数字0101； 十进制表示如下： 4’d2表示4位十进制数字2（二进制0010） ； 十六进制表示如下： 4’ha表示4
Verilog基础知识
做有挑战的事
07-03 3533
Verilog基础知识
13.Verilog中的时钟(clk)的产生方法
weixin_52002922的博客
07-24 8968
②另外一种是用forever语句（UVM常用）非常简单，产生时钟的方法学会了么？①使用always块来产生时钟，如下所示。思考：#10 和##10。
Verilog学习笔记
GtomajorTom的博客
05-18 1031
Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。 运用模块化的思想，分别写出与门和非门的模块代码 综上可实现图示电路 通过上面的例子可见: • Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。因此, 大型的数字电路设计可分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功
【Verilog基础】学习笔记和思路整理
最新发布
m0_62972188的博客
06-08 1684
本文主要根据博主的入职整个Verilog学习过程提供一些整体学习思路，从基础到后续设计等，由浅入深整合一些相关的内容，因此涉及很多细节和拓展的内容也需要自己花时间再深入学习。
Verilog-HDL学习笔记
04-26
以上内容涵盖了 Verilog-HDL 学习笔记中的关键知识点，包括历史背景、数据类型、逻辑门、系统任务、内存加载以及模块实例等重要概念和技术细节，旨在帮助初学者快速掌握 Verilog-HDL 的核心知识体系。
Verilog-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）
Anzg256的博客
04-12 1万+
由时序图看出分别用时钟上升沿和下降沿得到高电平：低电平 = 4 ：3，然后将两者相与就可以得到7分频占空比为50%的时钟。（1）高电平：低电平 = 4 ：3（即 1：0 = 4 ：3）（2）低电平：高电平 = 4 ：3（即 0：1 = 4 ：3）接下来会介绍两种实现方法（占空比为50%）本篇随笔为学习记录所用，如有错误，请各位指正批评。二者实现方式相同，这里只介绍第一种方法。1khz分频-testbench。偶数分频testbench。奇数分频testbench。
FPGA设计Verilog基础之Verilog中clk为什么要用posedge，而不用negedge
SteveRocket's-Blog
06-07 7786
Verilog是一种硬件描述语言，用于描述数字电路的行为和特性。在Verilog中，时钟信号（clk）和线路是非常重要的，它用于同步电路中的各个模块，确保它们在同一时刻执行。 FPGA专栏：https://blog.youkuaiyun.com/zhouruifu2015/category_5690253 在Verilog中，时钟信号可以使用posedge和negedge两种方式来触发。posedge表示时钟信号的上升沿（电平从低到高跳变），而negedge表示时钟信号的下降沿（电平从高到低跳变）。在实际应用中，大
Verilog笔记（四）状态机
热门推荐
weixin_51944426的博客
08-30 1万+
来自正点原子的学习笔记 我在学习的过程中会尽量把它和C语言进行比较，毕竟有较大的相似之处 RTL设计主要有组合电路和时序电路两个部分，还有一个非常重要的部分就是状态机，都应该熟练的掌握（刷题网站里都有对应的题目哦！~） 状态机是Verilog里非常常用的语法结构 状态机1 状态机概念1.1 引子1.2 概念2 状态机模型3 状态机设计3.1 状态空间定义3.2 状态跳转3.3 下个状态判断3.4 各个状态下的动作 1 状态机概念 1.1 引子 状态机非常适合在Verilog里实现一些顺序的逻辑（例子里的8
夏宇闻《Verilog数字系统设计教程》 - 第12章 同步状态机的原理、结构和设计
weixin_40641471的博客
12-23 1697
该章节对状态机的初步理解有所帮助，但更多干货和实际编码还需要再多学习和参考一下 第12章 同步状态机的原理、结构和设计 概述 可综合的Verilog HDL和VHDL的语法只是它们各自语言的一个子集。由于寄存器传输级（RTL）描述的是以时序逻辑抽象所得到的有限状态机为依据，所以，把一个时序逻辑抽象成一个同步有限状态机是设计可综合风格的Verilog VHDL模块的关键。 12.1 状态机的结构 下图是数字电路设计中常用的时钟同步状态机的结构（Mealy状态机）。其中， 状态寄存器是由一组触发器组成，用来记
verilog语法进阶，时钟原语
人工智能笔记
12-16 1414
1. 时钟原语包含输入时钟原语与输出时钟原语，其中输出时钟原语使用ODDR2作为输出，官方说这个性能更加优越 2. 时钟用于驱动触发器的时钟，他需要走专门的时钟线，通过时钟缓冲输入到时钟线中。
【Verilog基础】13.状态机
托马斯的博客
09-03 885
状态机
verilog数字钟实验总结
qq_74341606的博客
10-25 1609
为了模拟现实中的1s我们可以采用对周期信号进行计数的方式来实现，很容易就想到clk信号，而时钟信号是周期激励，显然我们不可能手动对它完成输入，那这时候我们就需要接到FPGA开发板上自带的时钟信号激励源上。接下来就是具体数码管的显示处理，因为我们前面提到了有六个数字需要显示，再结合同时只能点亮一个数码管（只有四个数码管，所以其中有两个数据显示在led上），就想到需要六个状态去一一对应，改变状态就改变了数码管的选择。需要控制数码管的时间在人眼可滞留范围的同时保证数据不会更新，否则就会出现显示误差。
笔记：FPGA与VHDL语言学习4
qq_43029779的博客
02-06 1962
FPGA与VHDL语言学习4 目录 1.《自动售货机控制器设计》，输入程序代码，对代码进行编译，试用Assignments→Assignment Editor进行I/O引脚锁定，重新编译 2.《信号发生器设计》，输入程序代码，对代码进行编译，试用Assignments→Assignment Editor进行I/O引脚锁定，重新编译 3.DDS正弦信号发生器（可以通过网络查找相关DDS的技术信息），参照图7-49，用图形方式连接电路 1.参考FPGA与VHDL语言实验指导书中 的实验五《自动售货机控制器设计》
桂林电子科技大学计算机Verilog快速入门笔记
桂林电子科技大学计算机Verilog学习笔记表明它是一个入门级别的资源，适合于快速学习Verilog的基本概念和语法，以达到能够在短时间内理解并实现简单的数字电路设计。学习者可以通过这个笔记快速掌握Verilog的基础...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值