2、网络调度与VC合并技术的性能分析

网络调度与VC合并技术的性能分析

1. 调度算法相关研究

在输入排队交换机的调度算法研究中，依据循环轮转（RR）策略发出接受信号能够增加平均匹配数量。这一现象的原因与输入/输出排队（IQ）交换机中存在的争用问题有关。当决策过程过度关注最关键单元优先时，会缩小解决方案的空间，从而容易引发争用情况。而稍微偏离这种严格的优先级负担，就能实现更多的匹配，并为单元提供更小的延迟界限。

此外，加速（speedup）对调度算法的性能也有显著影响。加速可以增加匹配计数，进而降低平均延迟。假设一个具有加速因子S的交换机，在每个时隙内每个输出端口可以接受S个单元。研究中考虑了加速因子为2的情况，结果显示平均延迟大幅降低。不过，给交换机设置加速因子为2意味着需要使用双倍速度/宽度的交叉开关以及交换机内部的一定内存，这会使实现过程变得复杂。

通过策略分解以及RR和最早截止日期优先（EDF）策略，基于请求 - 授权 - 接受匹配方案，已经设计出了多种为输入排队交换机提供尽力而为延迟保证的调度器，其中表现最佳的是DiSLIP ERE调度器。该调度器结合延迟区分功能，在所有延迟类别上的总平均延迟小于著名的iSLIP调度器。通过模拟实验表明，公平性、平均匹配和每次匹配的权重是影响延迟保证调度器性能的重要参数。目前，研究人员正尝试在一个320Gbps、32x32且线路速率为10Gbps的交换机上实现该调度器。

2. MPLS over ATM交换机中的VC合并技术

随着互联网用户数量的指数级增长以及对带宽需求的不断增加，传输介质（如光纤）的传输容量与交换路由器的交换容量之间的差距逐渐增大。20世纪80年代中期出现的异步传输模式（ATM）网络因其保证服务质量（QoS）和高