cadence的关于封装层叠

silkscreen top:是字符层，一般称顶层字符或元件面字符，为各元器件的外框及名称标识等，都用此层进行布局，个人认为最好与place_bound_top相同，且带有1脚标识。
assemly top：是装配层，就是元器件的实际大小，用来产生元器件的装配图。也可以使用此层进行布局；外框尺寸应该为元件除焊盘外的部分（body size）；
place_bound_top：是元器件封装实际大小，用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。
————————————————
版权声明：本文为优快云博主「flyglory」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.youkuaiyun.com/Three_water/article/details/40516377

转载于:https://www.cnblogs.com/niuxiaojie521/p/11465430.html