Verilog基础-- gate & switch

最新推荐文章于 2024-12-26 21:11:35 发布
原创 最新推荐文章于 2024-12-26 21:11:35 发布 · 1.9k 阅读 · 6 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细解析Verilog中的基本逻辑门（如AND、NAND、OR、NOR、XOR、XNOR）、缓冲门/非门，以及带控制的三态门（bufif0/bufif1、notif0/notif1）和双向开关（tran/rtran/tranif0/tranif1）。了解它们的特性、实例和在设计中的应用。

在Verilog里面， 定义了如下几种gate/swich:

逻辑门

type 特征 说明
and N个输入， 一个输出 输出多个输入的and操作结果
nand N个输入， 一个输出 输出多个输入的and操作取反的结果
or N个输入， 一个输出 输出多个输入的or操作结果
nor N个输入， 一个输出 输出多个输入的or操作取反的结果
xor N个输入， 一个输出 输出多个输入的xor操作结果
xnor N个输入， 一个输出 输出多个输入的xor操作取反的结果

在这里插入图片描述

缓冲门/非门

type 特征 说明 example
buf 一个输入， N个输出 最后一个参
最低0.47元/天 解锁文章
数字IC经典电路（5）——glitch_free_clock_switch的实现（无毛刺时钟切换电路简介及Verilog实现）
HFUT90S的博客
12-15 2627
Figure 2是一种传统风格的glitch_free_clock_switch, 门控信号的产生过程如下，由外部切换信号和内部控制信号共同产生时钟切换控制信号，并经过两级电平信号同步器，再以时钟下降沿采样后，gating 时钟，得到无毛刺的输出时钟，并经过逻辑门输出，由于SEL信号同时钟信号CLK_A/CLK_B为异步关系，因此，在无毛刺 clock mux中最好使用双同步器而不是单DFF。即便在同一款芯片的不同部分，工艺上的微小差异也可能导致不同的信号响应速度，从而影响毛刺的持续时间。
verilog学习——gate/switch modeling 门/开关建模
LXY241638的博客
04-20 2308
标准的verilog的原语，可能并不能容易的或并不足以表示复杂的逻辑。称为UDP的、或自定义的原语能够对组合逻辑或顺序逻辑建模。所有的UDP只有一个输出，可以是0、1、x。但不能是z，任何值为z的输入都将被视为x。1.verilog UDP符号Verilog自定义原语可以与module定义相同的级别，但不能在endmodule和module之间。可以有多个输入端口，但始终只有一个输出端口，双向端口无效。所有的端口信号都必须是标量，即必须是1位宽。
【学习笔记-FPGA】Verilog语言case语句与C语言switch case语句
nuizaihenmang的博客
06-05 7551
Verilog语言case语句与C语言switch case语句
verilog中的gates
weixin_43828944的博客
12-31 2034
深入了解verilog中的逻辑门
【Verilog-18】Gate门
Alfred的博客
01-14 4092
Verilog已有一些建立好的逻辑门和开关的模型。在所设计的模块中，可通过实例引用这些门与开关模型，从而对模块进行结构化的描述。 逻辑门： and (Output, Input, …) //与门 nand (Output, Input, …) //与非门 or (Output, Input, …) //或门 nor (Output, Input, …) //或非门 xor (Output, Input, …) //异或 xnor (Output, Input, …) //同或 缓冲器与非门: buf (Ou
【Verilog练习】1. 关键字和语句（一）
m0_72830492的博客
05-07 1411
语句在Verilog中用于描述组合逻辑电路的行为，它指定了每个线网或寄存器的值是如何从输入信号计算得出的。是一种变量类型，用于表示信号线（也称为连线），用于连接不同的电路元件，如门、寄存器和模块之间的信号传输。它主要用于组合逻辑电路，其中信号的值是通过组合逻辑直接从输入信号计算得出的，而不是通过时钟触发的行为。语句通常用于在时序逻辑中根据特定条件执行不同的行为，例如根据状态转换的条件执行不同的状态更新操作。语句在Verilog中常用于状态机的状态进行判断，根据不同的状态执行相应的操作。
how to translate a case statemtn with two specified branch expressions and one default into ultiplexer or other structure? is multiplexer switch-level or gate-level
最新发布
11-06
module gate_level_mux ( input wire [1:0] sel, input wire [3:0] in0, input wire [3:0] in1, input wire [3:0] in2, input wire [3:0] in3, output reg [3:0] out ); always @(*) begin case (sel) 2'...
HDLBits学习记录1-Verilog language-详细整理版~
kotomi1219的博客
12-26 1693
HDLBits学习记录Verilog language部分逐题解答
IC验证零基础学习-Verilog-PartA
StephenX9760的博客
04-22 1692
IC验证零基础学习-Verilog 第一部分 HDL设计方法简介 一、 使用HDL（Hardware Description Language）语言，可以从算法、系统级（System Level）、功能模块级（Functional Model Level）、行为级（Behavioral Level）、寄存器传输级（RTL，Register Transfer Level）、门级（Gate Level）到开关级（Switch Level）等不同层次描述数字系统电路系统，然后通过EDA工具综合，仿真并实现该系统。
Verilog 与门
luoganttcc的博客
05-09 3006
module and_gate(c,a,b); input a,b; output c; assign c = a & b; endmodule module always_block_example; reg clk; initial begin clk = 0; end always #10 clk = ~clk; endmodule
Verilog基本语法——原语篇（Gate门）
热门推荐
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
02-20 1万+
Verilog中已有一些建立好的逻辑门和开关的模型。在所涉及的模块中，可通过实例引用这些门与开关模型，从而对模块进行结构化的描述。 逻辑门: and (output,input,…) nand (output,input,…) or (output,input,…) nor (output,input,…) xor (output,input,…) xnor (output,input,…) 缓冲...
verilog基础（常用的语句）
pofenglangguayunfan的专栏
12-18 7783
关于运算符，和C语言基本相同，仅赋值运算符、等式运算符等与C语言不同，另外还有位拼接运算符。 1、赋值语句：        （1）非阻塞赋值方式，  如  b               特点：块结束后才完成操作，b的值不是立刻改变的。        （2）阻塞赋值方式， 如 b = a ;                特点：赋值语句执行完后，块才结束，b的值是立刻改变的。 2、块语
关于switch语句的理解详例
大白的博客
05-03 763
public class untitled1 { public static void main(String[] args){ //write your own codes int x=1,a=0,b=0; switch (x){ case 0:a++; break; ...
（142）Verilog HDL：设计一个多门之Gates
m0_46498597的博客
07-23 211
FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用FPGA的模式进行其他行业产品的设计。与ASIC不同，FPGA在通信行业的应用比较广泛。1、希望阅读笔者的博客可以对您有所帮助；2、希望读者可以快速学习VerilogHDL编程语言；。https。...
第一章 Verilog基础知识
weixin_46107502的博客
09-20 373
1、Verilog HDL优点： 语法简单，可综合性与系统仿真性能强，支持模拟电路描述，代码与工艺无关，重用性高，有大量IP核可供使用。 2、verilog HDL模块级别：系统级（system）、算法级（algorithm）、寄存器传输级（RTL）、门级（gate）、开关级（switch）。 3、软核、固核与硬核： 软核(Soft Core)：把功能经验证的、可综合的、实现后电路结构总门数在5000门以上的Verilog HDL模型； 固核(firm core)：在现场可编程门阵列（FPGA）上实现的、经
verilog -- case、casez、casex
autumn20080101的专栏
06-15 4910
verilog -- case、casez、casex 在case语句中，敏感表达式与各项值之间的比较，是一种全等比较。 casez与casex语句是case语句的两种变体，三者的表示形式中唯一的区别是三个关键词case、casez、casex的不同。 在casez语句中，如果分支表达式某些位的值为高阻z，那么对这些位的比较就会忽略，不予考虑，而只关注其他位的比较
Verilog基础语法
weixin_61081689的博客
05-26 1908
算术运算符(+,－,×，/, ％)、赋值运算符(=, , =,
第一章 Verilog的基础知识
达哥的牛仔裤的博客
06-02 722
硬件描述语言(HDL)是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言可以从上层到下层(从抽象到具体)逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后利用电子设计自动化(以下简称为EDA)工具逐层进行仿真验证，再把其中需要变为具体物理电路的模块组合经由自动综合工具转换到门级电路网表。接下去再用专用集成电路（ASIC）或现场可编程门阵列（FPGA）自动布局布线工具把网表转换为具体电路布线结构的实现。在制成物理器件之前，还可以用Verilog的门级模型（原
FPGA编程语言——verilog语法详解
HackEle的博客
05-17 5660
关注、星标公众号，精彩内容每日送达 来源：网络素材Verilog语法的基本概念一、Verilog HDLVerilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，无论描述电路功能行为的模块或描述元器件或较大部件互连的模块都可以用Veril...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值