31、数字电路时钟方案与设计原则解析

数字电路时钟方案与设计原则解析

1. 自定时时钟

在异步电路类别中，自定时时钟是一种较新的方式。传统逻辑电路的输出仅在特定时刻有效，仅从输出本身无法判断何时有效。过渡电压意味着数据无效，但反之不一定意味着数据已稳定到稳态。通常，需要参考时间尺度来确定有效窗口，而周期性全局时钟会对时间进行结构化。

自定时则引入了一种信号机制，用于传达数据何时有效、何时无效。这要么需要添加如图 6.2c 所示的流控制信号，要么采用双轨编码并结合为此目的保留的特殊数据模式。其指导原则是，在后续寄存器安全获取当前存储在寄存器中的数据项之前，任何存储寄存器都不允许接受来自其前一个寄存器的新数据。

一个异步电路或子电路在所有状态转换都由局部启动和完成事件逐案调节时，被认为是以自定时方式运行。与同步时钟不同，这里没有全局信号触发操作，因此该方案也被称为“无时钟逻辑”。电路中的各个构建块通过握手协议协调活动，这需要不断相互交换状态信息。外部观察者无法判断何时会发生特定的计算步骤或数据传输，因为一切都是完全由数据驱动的，是非周期性的。自定时电路以自身速度运行，并能自动适应 PTV 条件。自定时方案有多种变体，主要区别在于状态信息的实际传达方式以及协议和电路设计所基于的电路延迟假设。

2. 超大规模集成电路中严格时钟方案的必要性

2.1 冒险的危害

冒险和毛刺是二进制信号上不需要的瞬态的两种称呼。除扇出树外，任何组合电路的输出都可能出现毛刺。冒险可能源于以下情况：
- 两个或多个输入几乎同时改变。
- 组合逻辑包含重汇聚扇出路径。

毛刺难以预测，因为其波形、幅度和持续时间取决于许多在综合时未知的低级细节，如布