3、基于CAD和异常IDDQ的CMOS - LSI单故障诊断技术

最新推荐文章于 2025-10-30 09:50:12 发布

原创最新推荐文章于 2025-10-30 09:50:12 发布 · 840 阅读

26 ·

CC 4.0 BY-SA版权

文章标签：

#CMOS-LSI # 故障诊断 # 异常IDDQ

基于CAD和异常IDDQ的CMOS - LSI单故障诊断技术

1. 引言

在CMOS逻辑LSI的故障诊断中，异常IDDQ（静态电源电流）诊断技术是一种有效的定位故障的方法。异常IDDQ表明电路中存在物理损坏，常伴有光子发射和热点现象。传统上，通过发射显微镜和液晶技术分别定位发光区域和高温区域，但对于具有复杂电路布局、多层互连和倒装芯片结构的先进LSI，这些工具的故障定位难度较大。

过去，利用功能测试中意外的输出终端数据进行故障诊断是常见方法，如使用故障字典关联特定故障与测试输出结果，或采用基于过渡逻辑的故障诊断技术。然而，仅出现异常IDDQ而无功能故障的情况占总故障模式的30%以上，且这些方法无法有效定位此类故障。

本文介绍了一种基于CAD的、利用异常IDDQ对CMOS - LSI单故障进行诊断的技术，该技术通过逻辑仿真提取每个原始块的内部逻辑状态，并获取异常IDDQ的测试向量编号，通过比较操作定位故障。

2. 异常IDDQ现象及适用条件

IDDQ是从Vdd流向地（GND）的静态电源电流。正常情况下，通过反向偏置的PN结和亚阈值MOSFET的电流非常小（纳安级），表示LSI无质量问题。但异常IDDQ（超过预定值）可能表明电路存在损坏，可分为与测试向量无关和与测试向量相关两种模式。

与测试向量无关的模式 ：所有测试向量上都有过电流，通常是由于扩散层缺陷和隔离针孔导致，可通过适当的标准值和加速测试（高温偏置测试、高温高湿存储寿命测试、温度循环测试等）轻松筛选出故障LSI。
与测试向量相关的模式 ：特定测试向量下出现过大泄漏电流，且使用加速测试不会进一步恶化，一般泄漏值超过数百微安。

此方法的适用条件为：一是IDDQ测试失败但功能测试正常；二是异常IDDQ由单故障引起。虽然这些条件限制了应用范围，但有证据表明在此条件下的故障LSI具有常见的故障模式。
- 证据一 ：实际仅出现异常IDDQ的故障占总故障LSI的30%以上。对26415个芯片进行功能测试、扫描测试和IDDQ测试，4349个故障芯片中，仅功能测试失败的占4.1%，仅IDDQ测试失败的占31.2%，说明IDDQ故障对质量改进不可忽视。
- 证据二 ：对50多个单故障样本（异常IDDQ但功能正常）的分析结果分为五类。第一类（35%）是硅衬底与金属线之间的接触开路；第二类（25%）是金属线短路；第三类（15%）是金属线开路；第四类（10%）是布局图案损坏；“其他”类（15%）包括扩散层缺陷模式。这表明异常IDDQ但功能正常并非特殊故障模式。

3. 故障诊断的准备信息

专用集成电路（ASIC）由基本功能块组成，本诊断方法将这些块作为可管理单元。使用的测试向量是用于确定设备基本质量的正常功能向量，而非专门用于故障检测的向量。故障诊断流程从测试向量开始，提取两组信息：一是通过仿真转储列表确定每个原始块的预期输入逻辑；二是通过IDDQ测量获取异常IDDQ的测试向量编号，将这两组信息输入诊断程序以定位故障原始块。

以下是具体的信息提取步骤：
- 提取每个原始块的预期输入逻辑 ：
1. 将分层电路扩展为原始块 ：现代LSI设计采用分层设计，使用由原始功能块组合而成的功能单元。为进行故障诊断，利用网络列表和原始块库，通过名为PWCexpd2的电路扩展程序将分层电路单元划分为原始块，并将包含网络信息的原始块用于逻辑仿真。
2. 执行逻辑仿真 ：使用提取的原始功能块、测试向量和网络列表进行逻辑仿真。
3. 提取预期输入逻辑 ：通过逻辑仿真的三个步骤提取每个原始块的预期输入逻辑。第一步得到测试数据日志，记录测试向量与LSI终端预期输出值的关系，并观察每个原始块输出逻辑随测试向量的变化；第二步提取每个原始块预期输出逻辑值与其转换时序的时间表，此结果用于评估电路设计，但不用于本故障诊断技术；第三步利用输出终端与后续块输入终端之间的网络列表信息，得出每个原始块依赖于测试向量的预期输入逻辑。
- 提取异常IDDQ的测试向量编号 ：将测试向量应用于故障LSI的输入终端，使用LSI测试仪测量每个测试向量的IDDQ值，超过允许最大值的泄漏电流被视为异常IDDQ值。由于IDDQ是逻辑转换产生的动态电流稳定后的静态CMOS电路中的泄漏电流，因此需要提前确定有效的IDDQ测量选通时间。

从泄漏电流角度，CMOS - LSI可分为两种类型：
- 无电流从Vdd到GND的静态电路状态 ：正常情况下IDDQ值非常小（小于1μA），而物理损坏导致的异常IDDQ值比正常IDDQ值大数百到数千倍（超过500μA），因此容易检测到异常IDDQ的测试向量编号。
- 正常运行时有电流的类型 ：如具有上拉 - 下拉电阻的I/O电路和具有静态工作电流的内部电路的现代LSI，需要提取正常和故障部分的电流值差异来检测异常IDDQ值。

以下是简化故障诊断流程的mermaid流程图：

graph LR
    A[测试向量] --> B[预期输入逻辑提取]
    A --> C[异常IDDQ测试向量编号提取]
    B --> D[诊断程序]
    C --> D[诊断程序]
    D --> E[定位故障原始块]

4. 故障原始块诊断程序

故障诊断在每个原始块中执行，基于三组信息：顺序电路块名称列表、每个原始块提取的输入组合列表和异常IDDQ的测试向量编号。

辨别原始块类型 ：原始电路块分为顺序电路和组合电路。通过顺序电路名称寄存器文件（SRF）辨别原始块类型，若块名称存在于SRF的记忆列表中，则为顺序电路，否则为组合电路。
诊断算法 ：辨别故障原始块的基本算法是判断具有异常IDDQ的相同预期输入逻辑是否存在于具有正常IDDQ的其他输入组合逻辑中。
- 组合电路 ：组合电路的内部逻辑状态取决于任意输入逻辑，操作结果同时传输到输出终端。异常IDDQ状态在不同测试向量编号下出现不同输入逻辑时，通过比较操作判断输入逻辑是否存在于正常输入逻辑集中。若存在，则该块为正常原始块；若不存在，则为具有物理损坏的异常原始块。
- 顺序电路 ：顺序电路中数据信号与时钟信号同步，操作结果在一个或多个时钟后出现在输出终端。将具有异常IDDQ的连续输入逻辑组合视为一组，通过比较操作判断输入逻辑组是否存在于正常输入逻辑组中。若存在，则该块为正常块；若不存在，则为具有物理损坏的异常块。
利用差分异常IDDQ值 ：上述算法可能会提取出一些伪故障原始块，其原因与每个电路结构密切相关。异常IDDQ值可用于提取更可疑的故障原始块，通过比较差分异常IDDQ值与差分输入组合逻辑是否匹配来判断，匹配则为故障块，不匹配则为正常块。

以下是故障原始块诊断流程的mermaid流程图：

graph LR
    A[顺序电路块名称列表] --> B[辨别原始块类型]
    C[提取的输入组合列表] --> B
    D[异常IDDQ测试向量编号] --> B
    B --> E[疑似故障原始块提取]
    E --> F[比较输入逻辑与异常IDDQ值]
    F --> G[确定故障原始块]

5. 故障定位程序

对于可疑的故障块，按以下步骤进行故障检查：
1. 将提取的非原始门（如反相器、OR、AND、NOR、NAND）的故障块划分为原始门单元。
2. 为每个原始门形成包含异常IDDQ信息的逻辑表。
3. 使用每个门的逻辑表进行比较操作，判断具有异常IDDQ的相同输入逻辑是否存在于正常状态的其他输入逻辑中，存在则为故障门，不存在则为正常门。
4. 将提取的故障门划分为晶体管单元，通过观察晶体管状态（开 - 关）随门输入逻辑的变化来调查门中的故障，最终提取故障。

以下是故障定位流程的mermaid流程图：

graph LR
    A[可疑故障块] --> B[划分为原始门单元]
    B --> C[形成逻辑表]
    C --> D[比较输入逻辑与IDDQ状态]
    D --> E[确定故障门]
    E --> F[划分为晶体管单元]
    F --> G[调查晶体管状态]
    G --> H[提取故障]

6. 实验结果

本技术应用于具有异常IDDQ的实际LSI故障块提取。样本是一个具有100,000个门、0.5μm设计规则、三层金属和分层电路结构（最大深度：8层）的CMOS - LSI，使用256,000个测试向量。

首先，通过网络列表和具有功能行为的块库将分层设计结构划分为10,622个原始功能块（最小：1个门，最大：20个门，平均：9.2个门），并利用网络列表信息提取每个原始块依赖于测试向量的预期输入逻辑。确定选通时间为800 ns后，使用LSI测试仪同时检查异常IDDQ的测试向量编号。由于该芯片在正常静态逻辑状态下有电流（约9mA），因此通过减去正常LSI的电流值得到真实的静态泄漏电流，提取异常电流的测试向量编号，这些异常电流值分为约1mA和2mA两组。

将上述信息作为诊断数据进行故障原始块定位，输出结果包括可疑故障原始块信息和示意芯片图上的物理位置图像。可疑故障块列表如下：
| 分层结构 | 原始块名称 | 坐标（Xμm, Yμm） | 方向 |
| — | — | — | — |
| E000/SHIF_INSTANCE/U53 | L424 | (6626.10, 5041.60) | S |
| E000/SHIF_INSTANCE/U54 | L424 | (6650.90, 5041.60) | S |
| E000/FLGKEN_INSTANCE/U372 | L424 | (7196.50, 4297.60) | S |
| E000/FLGKEN_INSTANCE/U379 | L424 | (7196.50, 4235.60) | FN |

进一步研究提取的原始块的预期输入逻辑与IDDQ值的关系，发现其中一个块（U54）的输入逻辑组合（1,1,0,0）和（1,1,0,1）的变化与异常IDDQ值（1mA和2mA）的变化匹配，被提取为最可疑的故障块。逻辑仿真表明，当图11中所示的p沟道晶体管（Pch1或Pch2）处于正常导通状态时，在具有异常IDDQ的输入向量上会有穿透电流。扫描电子显微镜（SEM）观察指出Pch1的栅极接触未形成，而其他三个块（U53、U372和U379）的输入逻辑与异常IDDQ无相关性，被确定为正常块。

7. 结论

实际出现异常IDDQ值但无功能故障的LSI具有常见的故障模式。本文开发的基于CAD的、利用异常IDDQ对CMOS - LSI单故障进行诊断的技术，通过逻辑仿真提取每个原始块的内部逻辑状态，并获取异常IDDQ的测试向量编号，利用比较操作定位故障。对具有100,000个门和256,000个测试向量的实际故障部件的实验结果表明，该技术诊断时间可在十小时内完成，且能可靠地提取故障块。在故障分析中，定位可疑故障原始块是非常重要的步骤，通常占总分析时间的70%以上，本结果表明IDDQ方法是一种能快速定位故障的有效技术。结合物理分析工具的物理位置图像方法可自动定位故障并有效分析故障原因。

基于CAD和异常IDDQ的CMOS - LSI单故障诊断技术

8. 技术优势总结

本技术在CMOS - LSI单故障诊断方面展现出了显著的优势，具体如下：
- 高效性 ：实验结果表明，对于具有100,000个门和256,000个测试向量的实际故障部件，诊断时间可在十小时内完成，大大缩短了故障定位的时间。
- 可靠性 ：能够可靠地提取故障块，通过逻辑仿真和比较操作，准确判断故障原始块，减少了误判的可能性。
- 适用性 ：适用于具有复杂电路布局、多层互连和倒装芯片结构的先进LSI，解决了传统故障定位工具在这类芯片上的难题。
- 针对性 ：专门针对仅出现异常IDDQ而无功能故障的情况，这类情况在总故障模式中占比超过30%，该技术为解决此类故障提供了有效的方法。

以下是技术优势的对比表格：
| 优势特点 | 具体描述 |
| — | — |
| 高效性 | 十小时内完成100,000个门和256,000个测试向量的故障部件诊断 |
| 可靠性 | 通过逻辑仿真和比较操作准确判断故障原始块 |
| 适用性 | 适用于复杂电路布局、多层互连和倒装芯片结构的LSI |
| 针对性 | 解决仅出现异常IDDQ而无功能故障的问题 |

9. 实际应用案例分析

为了更直观地展示本技术的实际应用效果，我们对上述实验中的案例进行深入分析。
- 故障芯片基本信息 ：样本是一个具有100,000个门、0.5μm设计规则、三层金属和分层电路结构（最大深度：8层）的CMOS - LSI，使用256,000个测试向量。
- 故障诊断过程 ：
- 首先，将分层设计结构划分为10,622个原始功能块，提取每个原始块依赖于测试向量的预期输入逻辑。
- 确定选通时间为800 ns后，使用LSI测试仪获取异常IDDQ的测试向量编号。
- 通过诊断程序，根据预期输入逻辑和异常IDDQ的测试向量编号，定位到可疑故障原始块。
- 故障确认结果 ：对可疑故障原始块进行进一步分析，发现其中一个块（U54）的输入逻辑组合与异常IDDQ值的变化匹配，被确定为最可疑的故障块。通过逻辑仿真和SEM观察，最终确认Pch1的栅极接触未形成是故障原因，而其他三个块（U53、U372和U379）为正常块。

以下是实际应用案例的流程mermaid图：

graph LR
    A[故障芯片信息] --> B[划分原始功能块并提取输入逻辑]
    B --> C[确定选通时间并获取异常IDDQ测试向量编号]
    C --> D[诊断程序定位可疑故障块]
    D --> E[进一步分析确认故障块]
    E --> F[逻辑仿真和SEM观察确定故障原因]

10. 技术的局限性与改进方向

尽管本技术在CMOS - LSI单故障诊断方面取得了良好的效果，但仍然存在一些局限性，需要进一步改进。
- 局限性 ：
- 伪故障原始块问题 ：在故障诊断过程中，可能会提取出一些伪故障原始块，其原因与每个电路结构密切相关，难以用一般方法解释。
- 适用条件限制 ：本技术要求故障为单故障，且IDDQ测试失败但功能测试正常，这在一定程度上限制了其应用范围。
- 改进方向 ：
- 优化诊断算法 ：针对伪故障原始块问题，进一步优化诊断算法，结合更多的电路特征信息，减少伪故障块的提取。
- 拓展适用范围 ：研究如何将该技术应用于多故障情况和功能测试也失败的情况，扩大其应用范围。

11. 总结与展望

本技术为CMOS - LSI单故障诊断提供了一种有效的方法，通过基于CAD和异常IDDQ的技术，能够快速、可靠地定位故障块。在实际应用中，该技术已经取得了良好的效果，大大缩短了故障诊断时间，提高了故障定位的准确性。

然而，技术的发展是不断进步的，为了更好地适应日益复杂的LSI电路结构和故障类型，我们需要不断改进和完善该技术。未来，可以进一步研究如何结合更多的物理分析手段，提高故障诊断的精度；同时，拓展技术的应用范围，使其能够应对更多类型的故障情况。相信在不断的探索和创新中，CMOS - LSI故障诊断技术将取得更大的突破，为集成电路产业的发展提供更有力的支持。

以下是对未来技术发展的展望列表：
- 结合更多物理分析手段，提高故障诊断精度。
- 拓展技术应用范围，应对多故障和功能测试失败情况。
- 持续优化诊断算法，减少伪故障块的提取。