从0和1的平衡艺术：一文读懂直流平衡

V.A.伏安酒馆

已于 2025-05-27 11:29:41 修改

阅读量1.8k

点赞数 28

CC 4.0 BY-SA版权

文章标签：智能硬件嵌入式硬件科技信号处理

于 2025-05-26 16:55:28 首次发布

本文链接：https://blog.youkuaiyun.com/axingxinghuo/article/details/148234011

你是否好奇，在我们每天依赖的USB、SATA、PCI Express以及飞速发展的以太网中，海量的数字信号是如何实现稳定、可靠传输的？这背后，直流平衡 (DC Balance) 技术扮演着守护神般的角色。若缺乏有效的直流平衡，信号传输将面临基线漂移 (Baseline Wander)、时钟恢复 (Clock Recovery)困难等严峻挑战，严重影响数据完整性。

本文将聚焦高速串行通信的这一核心基石，带您深入探索：

什么是直流平衡 (DC Balance)？ 它为何对信号传输至关重要？
经典的8b/10b编码是如何巧妙实现直流平衡的？其工作原理及运行差异机制详解。
超越8b/10b，还有哪些更高效的线路编码技术在现代通信中大放异彩？

无论你是电子工程师、通信专业的学生，还是对底层技术原理感兴趣的爱好者，相信本文都能为您带来关于直流平衡与8b/10b编码的硬核知识与深刻理解。

什么是直流平衡 (DC Balance)？

在数字通信中，数据通常以一连串的高电平'1'和低电平'0'进行传输。直流平衡指的是在一个较长的时间窗口内，传输的'1'的数量和'0'的数量大致相等，或者说，码流中高电平和低电平所占的时间份额趋于一致。

如果一个数据流中包含过多连续的'1'或连续的'0'，就会导致信号的直流分量偏离零点。这种不平衡的直流分量会带来一系列问题：

基线漂移(Baseline Wander) ：许多通信系统采用交流耦合（AC coupling），例如通过电容器或变压器连接。这些组件会阻止直流分量通过。如果信号长时间偏向某一电平，接收端的判决门限会因为电容充放电效应而发生漂移，导致接收器错误地判决'0'和'1'，增加误码率。

时钟恢复困难(Clock Recovery Issues) ：接收端通常需要从接收到的数据流中提取时钟信号，以便同步采样。这依赖于信号电平的频繁跳变。如果出现过长的连'1'或连'0'，信号长时间没有跳变，会导致锁相环（PLL）失锁，无法准确恢复时钟。
电磁干扰(EMI) ：不平衡的信号更容易产生电磁辐射，对邻近电路或设备造成干扰。因为不平衡的信号更容易产生共模电流，使得信号路径和其返回路径像一个小型天线一样向外辐射电磁能量，特别是低频成分的辐射会更显著。
变压器耦合限制：在需要电气隔离的场合，常使用变压器耦合。变压器无法传输直流分量，持续的直流偏置会导致磁芯饱和，严重影响信号传输。

因此，为了确保高速串行链路的可靠性，必须采用一定的编码方案来实现直流平衡。

明星编码方案：8b/10b 编码详解

8b/10b编码是一种非常经典且广泛应用的线路编码方案，由IBM的Al Widmer和Peter Franaszek于1983年发明。它被广泛应用于千兆以太网（Gigabit Ethernet）、SATA、PCI Express 1.x/2.x、USB 3.0（SuperSpeed）、Fibre Channel，包括上一期我们提到的HDMI等众多高速串行接口标准中。

❝
目前IBM的专利已过期，此方案已成为大众化的技术。

1. 基本原理

8b/10b编码的核心思想是将8位的数据字节（Data byte）映射为10位的传输码字，但只有“+2”“+0”“-2”三种组合。其中“+2”是指4个比特0，与6个比特1；“+0”是指5个比特“0”，与5个比特“1”；“-2”是指6个比特“0”，与4个比特“1”。这额外的2位冗余比特带来了以下关键特性：

直流平衡：确保输出的10位码字中'1'和'0'的数量尽可能接近。
**有限的游程长度 (Run Length Limit, RLL)**：限制了连续相同比特（如连续'1'或连续'0'）的最大长度，通常不超过5位，保证了足够的信号跳变以利于时钟恢复。
错误检测能力：并非所有1024种可能的10位码字都是有效的8b/10b码。接收端可以通过检测无效码字来发现传输错误。

2. 运行差异 (Running Disparity, RD)

实现直流平衡的关键在于运行差异 (Running Disparity, RD) 这个概念。RD是一个跟踪器，记录了自编码开始以来，已发送的'1'的数量与'0'的数量之间的差值。

当发送的'1'比'0'多时，RD为正（positive disparity）。
当发送的'0'比'1'多时，RD为负（negative disparity）。
理想情况下，RD应保持在0附近。

8b/10b编码器内部维护当前的RD状态。对于大多数输入的8位数据，存在两种对应的10位码字：一种是'1'比'0'多的（例如6个'1'和4个'0'，称为正差异码），另一种是'0'比'1'多的（例如4个'1'和6个'0'，称为负差异码）。少数情况下，输入的8位数据会对应一个'1'和'0'数量相等的10位码字（5个'1'和5个'0'，称为中性差异码）。

编码器根据当前的RD值选择发送哪个10位码字：

如果当前RD为负（即之前发送的'0'较多），编码器会尽量选择一个正差异的10位码字来发送，使得RD向0靠近或变为正。
如果当前RD为正（即之前发送的'1'较多），编码器会尽量选择一个负差异的10位码字来发送，使得RD向0靠近或变为负。
如果发送的是中性差异码字，则RD状态不变。

通过这种方式，RD值被限制在一个小的范围内（通常是-1或+1，在发送特定码字后可能会暂时达到-2或+2，但会迅速被纠正），从而确保了长期的直流平衡。RD的初始状态可以是负（ $RD_0 = -1$ ）或正（ $RD_0 = +1$ ）。

3. 编码过程简述

8b/10b编码通常将输入的8位数据分为两部分：低5位（D0-D4）和高3位（D5-D7）。

低5位通过一个5b/6b编码器转换成6位码字。
高3位通过一个3b/4b编码器转换成4位码字。这两个部分组合成初始的10位码字，然后根据当前的RD状态和该10位码字自身的差异性进行调整（例如，可能需要对所有位取反）以生成最终发送的10位码字，并更新RD。

4. 优缺点

优点：
- 良好的直流平衡特性。
- 严格的游程长度限制，易于时钟恢复。
- 内建的错误检测能力。
- 成熟的技术，广泛应用和验证。
缺点：
- 编码开销较大： $\frac{(10-8)}{8} = 25\%$ 。这意味着为了传输8位有效数据，需要发送10位，带宽利用率只有80%。随着速率的提升，这个开销变得越来越显著。

超越8b/10b：更高效的编码技术

随着对更高带宽的需求，25%的编码开销成为一个瓶颈。因此，后续的高速串行标准开始采用效率更高的编码方案。

1. 64b/66b 编码

64b/66b编码主要用于10 Gigabit Ethernet (10GBASE-R/KR/KX4)、PCI Express 3.0及更高版本、USB 3.1 Gen 2 (SuperSpeed+) 等。

原理：将64位数据块编码成66位传输块。
结构：这66位由一个2位的同步头（Sync Header）和64位的净荷（Payload）组成。
- 同步头通常是 "01" 或 "10"。 "01" 表示净荷是数据； "10" 表示净荷是控制信息。 "00" 和 "11" 是无效的同步头，用于错误检测。
直流平衡与游程限制：64b/66b本身不直接保证严格的直流平衡和游程限制。它依赖于加扰 (Scrambling) 技术。数据在编码前会经过一个加扰器（通常是一个线性反馈移位寄存器 LFSR），将原始数据随机化，使其在统计上趋向于直流平衡，并打散长连'0'或长连'1'。同步头的交替使用 ("01" 和 "10") 也对直流平衡有轻微的贡献。
开销： $\frac{(66-64)}{64} \approx 3.125\%$ ，远低于8b/10b。

2. 128b/130b 及类似编码 (如 128b/132b)

为了进一步降低开销，PCI Express 4.0/5.0/6.0、DisplayPort 2.0等采用了128b/130b或类似的编码方案 (如PCIe 6.0采用128b/132b，并结合PAM4和FEC)。

原理：与64b/66b类似，将更大的数据块（如128位）加上一个小的同步头（如2位或更多，取决于具体标准，有时也称为前导码 Preamble）形成传输块。
直流平衡：同样依赖加扰技术来实现统计上的直流平衡。
开销：例如128b/130b的开销约为 $\frac{(130-128)}{128} \approx 1.56\%$ 。

3. 曼彻斯特编码 (Manchester Coding)

虽然效率不高，但曼彻斯特编码及其差分版本是早期局域网（如10 Mbps以太网 10BASE-T）和一些低速通信（如RFID）中常用的编码方式，因为它本身就具有优秀的直流平衡特性和时钟恢复能力。

原理：
- '0' 用从高到低的跳变表示 (在比特周期的中间)。
- '1' 用从低到高的跳变表示 (在比特周期的中间)。 (注意：定义也可能相反)
特性：每个比特周期内都至少有一次电平跳变，保证了时钟提取。由于每个比特都包含了一半高电平和一半低电平，因此天然实现了直流平衡。
开销：50%。每个数据位需要两位码元（或说波特率是比特率的两倍），效率较低。

总结

直流平衡是高速串行通信中一项至关重要的技术，它确保了信号在传输过程中的稳定性和可靠性。从经典的8b/10b编码，到更高效的64b/66b、128b/130b等编码方案（通常辅以加扰技术），我们可以看到为了在不断提升的速率下保持信号完整性所做的努力。

理解这些编码技术不仅有助于我们更好地设计和调试高速数字系统，也能让我们对现代电子通信的复杂性有更深的认识。未来，随着数据速率向Tbps级别迈进，更先进的调制和编码技术（如PAM4结合特定编码和前向纠错FEC）将继续演进，但直流平衡的基本需求依然是设计者需要重点考虑的因素。

感谢您的阅读！希望这篇文章的解析能为您带来启发。如果您对电子技术有任何独到的见解或疑问，欢迎在评论区留言讨论。

🚀关注「V.A.伏安酒馆」，与我们一起探索电子技术的奥秘！别忘了点赞哦！