零基础学安路 FPGA：TangDynasty 软件安装到点灯与仿真的实操手册

最新推荐文章于 2025-12-02 21:09:27 发布

原创最新推荐文章于 2025-12-02 21:09:27 发布 · 322 阅读

6 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

安路FPGA开发环境搭建

下载安路TangDynasty软件安装包，访问安路科技官网获取最新版本。安装过程中注意勾选必要的驱动组件，确保USB-JTAG驱动正常安装。配置环境变量时，将软件安装目录下的bin文件夹路径添加到系统PATH中。

完成安装后连接开发板，在设备管理器中确认USB-Blaster驱动识别正常。打开TangDynasty软件创建新工程，选择对应器件型号时需与开发板FPGA芯片型号完全匹配。工程属性设置中，将综合工具设置为Synplify Pro，仿真工具选择ModelSim或Vivado Simulator。

新建点灯工程流程

创建Verilog源文件编写LED控制程序，基础代码结构包含模块声明、输入输出定义和寄存器配置。例化PLL时钟模块时，根据开发板晶振频率设置输入时钟参数。引脚约束文件编写需参考开发板原理图，准确映射LED引脚到FPGA物理管脚。

主要代码段示例：

module led_blink(
    input clk,
    output reg [3:0] led
);
reg [31:0] counter;
always @(posedge clk) begin
    counter <= counter + 1;
    if(counter >= 5000000) begin
        led <= ~led;
        counter <= 0;
    end
end
endmodule

工程综合与实现

运行综合命令前检查所有警告信息，特别关注未连接端口和多重驱动警告。布局布线阶段观察资源利用率报告，确保逻辑资源不超过器件容量80%。生成比特流文件时选择压缩选项，可显著减小配置文件体积。

时序约束文件中需明确定义时钟周期，典型值根据板载晶振频率计算。例如50MHz时钟对应的周期约束为：

create_clock -period 20.000 [get_ports clk]

完成实现后，通过时序报告验证是否满足建立保持时间要求。

下载验证与调试

使用USB-JTAG接口下载比特流到FPGA，优先尝试SRAM模式实现快速烧写。若需固化程序到Flash，选择SPI Flash编程模式。开发板LED出现预期闪烁效果后，尝试修改计数器阈值观察频率变化。

调试技巧包括：使用SignalTap II嵌入式逻辑分析仪抓取内部信号，通过虚拟IO实时修改变量值。遇到下载失败时，检查供电是否稳定，JTAG接口是否接触良好，必要时重置配置存储器。

功能仿真验证方法

创建Testbench文件模拟时钟信号，典型写法为：

initial begin
    clk = 0;
    forever #10 clk = ~clk;
end

添加激励信号时，采用分层验证策略，先验证单个模块再集成测试。波形观察窗口设置触发条件，捕捉特定状态下的信号变化。覆盖率分析确保所有条件分支和状态机跳转都被执行。

仿真脚本示例：

vlib work
vlog ../src/*.v
vsim -novopt work.tb_led
add wave *
run 1ms

通过仿真报告分析时序违例，修正代码中的跨时钟域问题。