Allegro 使用一些总结
- 通过坐标放置器件
x 2421.26 2067 //注意只有空格,没有符号
ix
iy - 创建Xnet步骤:
创建RX_DV 为例,介绍创建xnet 过程。

菜单栏Analyze->Model assigment,弹出SI Design Audit 子窗口,点击ok后,出现下图。

接着选择R0402_0R,并展开,由于RX_DV信号连接的是R88 电阻,选择R88,随后点击按钮Creat Model创建xnet 实例.
依次选择OK,OK。可能Value 需要填大于0的值,这里填1。


通过以上的步骤,我们完成了创建RX_DV xnet的过程。打开CM管理器查看一下。RX_DV属性已经改变为Xnet.

3.删除xnet属性方法
3.1 edit -property
3.2 find comps , 输入R88,即可弹出下图。勾选signal_Model,后点击ok。删除xnet属性完成。

4.创建PIN-Pair. CM管理器中设置。
5. Match group 等长设置。 需要先设置PIN-Pair. 然后加入PIN-pair作为group 成员,再设置等长控制误差即可。
6.敷铜指定引脚与铜皮的连接方式
6.1选中要改变连方式的引脚
6.2鼠标右键选择property edit或者菜单栏 Edit property edit
6.3 在table of contents 下 选择Dyn_Thermal_Con_Type Vlaue值。可以指定全连接,十字连接方式。
- 做好原理图后,一些芯片IC等最好lock 一下。为避免误操作移动器件或者ctrl+移动(=复制)。
- pcb 生产的pdf位号图支持搜索。推荐字体设置成arial字体。另外器件丝印边框较粗,可以change line 命令调小。如2mil。
- photoline_outline对出光绘文件太重要了。
本文详细介绍Allegro软件在PCB设计中的实用技巧,包括器件坐标放置、Xnet创建与管理、匹配组等长设置及敷铜引脚连接方式等。通过具体步骤指导读者如何高效操作Allegro,提升PCB设计质量。
6297

被折叠的 条评论
为什么被折叠?



