PLL与DLL的区别

最新推荐文章于 2025-06-14 19:23:51 发布

原创

最新推荐文章于 2025-06-14 19:23:51 发布 · 1.4w 阅读

71 ·

CC 4.0 BY-SA版权

DLL（Delay Lock Loop）主要用于精准的时间延迟，适用于高速接口的时钟恢复和数据恢复。PLL（Phase Lock Loop）则根据输入时钟产生同相的倍/除频时钟。DLL通常由数字电路实现，精度高，但不适用于低频信号；PLL由模拟电路实现，能抑制时钟抖动。在FPGA设计中，Xilinx常用DLL，Altera常用PLL。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

DLL即Delay Lock Loop, 主要是用于产生一个精准的时间延迟, 且这个delay不随外界条件如温度,电压的变化而改变.这个delay是对输入信号的周期做精确的等分出来的, 比如一个输入信号周期为20ns, 可以设计出等分10份的delay, 即最小2ns的delay. 这在高速界面做clock recovery and data recovery上很有用处。由于普通的delay cell在不同的corner其delay会发生很大的变化(FF与SS相差几乎3倍), 有时候会被迫采用DLL来产生一个精准的delay而不是用普通的delay cell.

而PLL即Phase lock loop, 主要是根据一个输入时钟产生出一个与输入时钟信号in phase的倍/除频时钟，其中倍频时钟和输入、输出时钟in phase是最主要的应用。

从内部结构上来看

DLL只有一个大的反馈环来调节最后1T后的信号与输入信号in phase来保证delay 出来的结果是对输入信号周期的均分，如示意图DLL.jpg; 输出信号只是对输入信号的一个delay, 即为同频且有一个固定的phase差，同时由于输出信号与输入直接关联，输入信号的jitter，frequency 漂移会直接反映在输出信号上。在实现上，可以是模拟电路也可以是数字电路实现，但绝大多数应该是模拟电路实现比较好，因为需要调节电压来补偿环境变化带来的delay 变化。