13 - AXI DMA环路实验

已于 2025-05-12 20:31:36 修改
阅读量330 收藏 8
点赞数 4
分类专栏： ZYNQ之嵌入式SDK开发 文章标签： 嵌入式硬件
于 2025-03-28 16:03:19 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/XDUryan/article/details/146603832
版权

文章目录

1 实验任务

本实验任务是使用PL端的AXI DMA IP核从从PS端的DDR3中读取数据，并将数
据写回到PS端的DDR3中。

2 系统框图

在这里插入图片描述

3 硬件设计

3.1 Block Design

  1. 添加ZYNQ7 Processing System IP核
    • （1）在PS-PL Configuration页面
      • 1）勾选FCLK_RESET0_N
      • 2）勾选M AXI GP0 interface
      • 3）勾选S AXI HP0 interface
    • （2）在Peripheral I/O页面
      • 1）勾选UART
      • 2）正确选择Bank 0和Bank 1的电压
    • （3）在Clock Configuration页面
      • 1）勾选FCLK_CLK0
      • 2）勾选FCLK_CLK1
    • （4）在DDR Configuration页面
      • 1）DDR Controller Configuration下，合理配置Memory Type、Memory Part和Bus Width等参数
    • （5）在Interrupts页面
      • 勾选IRQ_F2P[15:0]
  2. 添加Clocking Wizard IP核
  3. 添加AXI Direct Memory Access IP核
  4. 添加AXI4-Stream Data FIFO IP核
  5. 添加Concat IP核
  6. 添加System ILA IP核
  7. 自动连线

在这里插入图片描述

3.2 IP核配置

  1. AXI DMA IP配置
    在这里插入图片描述
    • （1）Width of Buffer Length Register选项：指定DMA传输的最大长度
      在这里插入图片描述
    • （2）读通道：作为主接口，其Memory Map Data Width和Stream Data Width都是可设置的
    • （3）写通道：作为从接口，其Memory Map Data Width和Stream Data Width默认是Auto的（当然，用户可以改为Manual，手动指定）
      • 1）Memory Map Data Width基于Stream Data Width
      • 2）Stream Data Width由s_axis_s2mm接口所连接的主接口决定
        在这里插入图片描述
  2. AXI4-Stream Data FIFO IP配置
    • （1）General页面
      • 1）FIFO Depth：选择4096，FIFO容量为4096x4B=16KB，足够容纳一次DMA读写操作的数据量（PS侧设计为8KB）；
      • 2）Memory Tyoe：选择Block RAM
      • 3）Independent Clocks：选择Yes，即读写接口的时钟不同
        在这里插入图片描述
    • （2）Flags页面
      • 1）Enable write data count：选择Yes
      • 2）Enable read data count：选择Yes
        在这里插入图片描述

3.3 注意事项

  1. 本设计共有4个时钟，PS和外部晶振各提供两个时钟
    • （1）PS FCLK_CLK0：50MHz，为PS的配置接口M_AXI_GP0提供时钟
    • （2）PS FCLK_CLK1：100MHz，为PS的数据接口S_AXI_GP0提供时钟
    • （3）晶振clk_out1：120MHz，为AXI DMA的MM2S数据流提供时钟（AXI DMA读-下行）
    • （4）晶振clk_out2：150MHz，为AXI DMA的S2MM数据流提供时钟（AXI DMA写-上行）
    • （5）目的：各个接口有各自的时钟，且频率不一样，模拟实际使用场景
  2. 为各个接口自动连线：必须手动指定主从接口和互联模块的时钟
    • （1）为AXI DMA IP的S_AXI_LITE接口连线：主接口是PS的M_AXI_GP0接口
      在这里插入图片描述
    • （2）为PS的S_AXI_HP0接口连线：主接口是AXI DMA IP的M_AXI_MM2S接口
      在这里插入图片描述
    • （3）为AXI DMA IP的M_AXI_S2MM接口连线：从接口是PS的S_AXI_HP0接口
      在这里插入图片描述
    • （4）手动连接AXI DMA IP和AXI4-Stream Data FIFO IP的Stream接口，然后运行Run Connection Automation，工具会自动为AXI4-Stream Data FIFO的读写接口时钟连线
      在这里插入图片描述

4 软件设计

4.1 注意事项

  1. 缓存一致性问题：在进行PS-PL之间的DMA传输时，不可避免会遇到Cache问题
    • （1）产生原因：
      • 1）PS访问DDR时，为了提高访问速度，通常会将数据缓存在Data Cache中
      • 2）好处：加快下一次访问速度
      • 3）坏处：Data Cache中的数据与DDR中的数据不一致
    • （2）解决办法
      • 1）方法1：使用Xil_DCacheDisable函数禁用Cache（简单粗暴）
      • 2）方法2：使用Xil_DCacheFlushRange函数和Xil_DCacheInvalidateRange函数
        • 在AXIDMA发送前，使用Xil_DCacheFlushRange函数，将Data Cache中缓存的数据强制写回到DDR中去
        • 在AXIDMA接收后，使用Xil_DCacheInvalidateRange，使Data Cache中缓存的数据无效，直接从DDR中读取数据
  2. 在Simple模式 下，XAxiDma_SimpleTransfer() 函数每次只完成一次DMA传输，传输完成后DMA会自动停止，不会持续传输。

4.2 工程源码

/***************************** Include Files *********************************/

#include "stdio.h"
#include "xparameters.h"
#include "xscugic.h"
#include "xaxidma.h"

/************************** Constant Definitions *****************************/

#define AXIDMA_DEVICE_ID          	XPAR_AXIDMA_0_DEVICE_ID
#define INTC_DEVICE_ID      		XPAR_SCUGIC_SINGLE_DEVICE_ID

#define AXIDMA_RX_INTR_ID          	XPAR_FABRIC_AXIDMA_0_S2MM_INTROUT_VEC_ID
#define AXIDMA_TX_INTR_ID          	XPAR_FABRIC_AXIDMA_0_MM2S_INTROUT_VEC_ID

#define DDR_BASE_ADDR       		XPAR_PS7_DDR_0_S_AXI_BASEADDR   //0x00100000
#define MEM_BASE_ADDR       		(DDR_BASE_ADDR + 0x01000000)    //0x01100000
#define TX_BUFFER_BASE      		(MEM_BASE_ADDR + 0x00100000)    //0x01200000
#define RX_BUFFER_BASE      		(MEM_BASE_ADDR + 0x00300000)    //0x01400000

#define RESET_TIMEOUT_COUNTER   	10000    //复位时间
#define TEST_START_VALUE        	0x0      //测试起始值
#define AXIDMA_LENGTH             	0x2000   //DMA长度 = 8192Byte

/************************** Function Prototypes ******************************/

int  AxiDmaInit(XAxiDma* AxiDmaInstPtr);
int  SetupIntrSystem(XScuGic* IntcInstPtr, XAxiDma* AxiDmaInstPtr, u16 AxiDmaTxIntrId, u16 AxiDmaRxIntrId);
void AxiDmaTxIntrHandler(void* Callback);
void AxiDmaRxIntrHandler(void* Callback);
int  CheckData(u32* RxBuffer);

/************************** Variable Definitions *****************************/

XAxiDma AxiDmaInst;     //XAxiDma实例
XScuGic IntcInst;       //中断控制器的实例

int AxiDmaTxDone;      //发送完成标志
int AxiDmaRxDone;      //接收完成标志
int AxiDmaTxError;     //发送出错标志
int AxiDmaRxError;     //接收出错标志

/************************** Function Definitions *****************************/

 int main(void)
 {
	 //
     int  Status;
     u32  TestValue;
     u32* AxiDmaTxBufferPtr;
     u32* AxiDmaRxBufferPtr;

     //
     AxiDmaTxBufferPtr = (u32 *) TX_BUFFER_BASE;
     AxiDmaRxBufferPtr = (u32 *) RX_BUFFER_BASE;

     //
     printf("AXI DMA Read and Write Loop Test.\n");

     // 初始化AXIDMA
     Status = AxiDmaInit(&AxiDmaInst);
	 if (Status != XST_SUCCESS) {
	     printf("Error : axi dma initialization failed.\n");
	     return XST_FAILURE;
	 }

     // 设置中断系统
     Status = SetupIntrSystem(&IntcInst, &AxiDmaInst, AXIDMA_TX_INTR_ID, AXIDMA_RX_INTR_ID);
     if (Status != XST_SUCCESS) {
         printf("Error : axi dma setup interrupt system failed.\n");
         return XST_FAILURE;
     }

     // 初始化标志信号
     AxiDmaTxDone  = 0;
     AxiDmaRxDone  = 0;
     AxiDmaTxError = 0;
     AxiDmaRxError = 0;

     // 注意：在嵌入式系统中，程序直接运行在硬件上，内存地址由硬件设计确定，开发者可以直接访问这些地址，而不需要动态申请内存
     TestValue = TEST_START_VALUE;
     for (int i = 0; i < AXIDMA_LENGTH / sizeof(u32); i++) {
    	 AxiDmaTxBufferPtr[i] = TestValue;
    	 TestValue++;
     }

     // 在启动AXIDMA发送之前，将Data Cache中缓存的数据强制写回到DDR中去
     Xil_DCacheFlushRange((INTPTR)AxiDmaTxBufferPtr, AXIDMA_LENGTH);

     //
     char ch;
     while(1)
     {
    	 //
    	 printf("Enter 'T' to start axi dma tx :>\n");
    	 scanf(" %c", &ch);
    	 if (ch == 'T') {
    		 // AXIDMA读操作：DDR -> FPGA
    	     Status = XAxiDma_SimpleTransfer(&AxiDmaInst, (UINTPTR)AxiDmaTxBufferPtr, AXIDMA_LENGTH, XAXIDMA_DMA_TO_DEVICE);
    	     if (Status != XST_SUCCESS) {
    	    	 printf("Error : axi dma simple transfer tx failed.\n");
    	         return XST_FAILURE;
    	     }

    	     //
    	     while(!AxiDmaTxDone && !AxiDmaTxError);

    	     if (AxiDmaTxDone == 1) {
    	    	 printf("Axi dma tx done.\n");
    	    	 AxiDmaTxDone = 0;
    	     }
    	     else if (AxiDmaTxError == 1) {
    	    	 printf("Error : axi dma tx error.\n");
    	    	 AxiDmaTxError = 0;
    	     }
    	 }
    	 else {
    		 break;
    	 }

    	 //
    	 printf("Enter 'R' to start axi dma rx :>\n");
    	 scanf(" %c", &ch);
    	 if (ch == 'R') {
    		 //
    	     Status = XAxiDma_SimpleTransfer(&AxiDmaInst, (UINTPTR)AxiDmaRxBufferPtr, AXIDMA_LENGTH, XAXIDMA_DEVICE_TO_DMA);
    	     if (Status != XST_SUCCESS) {
    	    	 printf("Error : axi dma simple transfer rx failed.\n");
    	         return XST_FAILURE;
    	     }

    	     //
    	     while(!AxiDmaRxDone && !AxiDmaRxError);

    	     if (AxiDmaRxDone == 1) {
    	    	 printf("Axi dma rx done.\n");
    	    	 AxiDmaRxDone = 0;
    	     }
    	     else if (AxiDmaRxError == 1) {
    	    	 printf("Error : axi dma rx error.\n");
    	    	 AxiDmaRxError = 0;
    	     }

    	     // 在启动AXIDMA接收之后，使Data Cache中缓存的数据无效，直接从DDR中读取数据
    	     Xil_DCacheInvalidateRange((INTPTR)AxiDmaRxBufferPtr, AXIDMA_LENGTH);

    	     // 检查数据是否正确
    	     Status = CheckData(AxiDmaRxBufferPtr);
    	     if (Status != XST_SUCCESS) {
    	         printf("Error : axi dma rx data check failed.\n");
    	         return XST_FAILURE;
    	     }
    	     else {
    	    	 printf("Axi dma rx data check succeeded.\n");
    	     }
    	 }
    	 else {
    		 break;
    	 }
     }

     //
     return XST_SUCCESS;
 }

 /*****************************************************************************/

 int AxiDmaInit(XAxiDma* AxiDmaInstPtr)
 {
	 //
	 int Status;
	 XAxiDma_Config* AxiDmaConfigPtr;

	 // 初始化AXIDMA
	 AxiDmaConfigPtr = XAxiDma_LookupConfig(AXIDMA_DEVICE_ID);
	 if (AxiDmaConfigPtr == NULL) {
		 return XST_FAILURE;
	 }

	 Status = XAxiDma_CfgInitialize(AxiDmaInstPtr, AxiDmaConfigPtr);
	 if (Status != XST_SUCCESS) {
	     return XST_FAILURE;
	 }

     // 判断AXIDMA模式：S/G或Simple DMA
     if (XAxiDma_HasSg(AxiDmaInstPtr)) {
         printf("Axi dma configured as sg mode.\n");
         return XST_FAILURE;
     }

     // 使能AXIDMA中断
     XAxiDma_IntrEnable(AxiDmaInstPtr, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DMA_TO_DEVICE);
     XAxiDma_IntrEnable(AxiDmaInstPtr, XAXIDMA_IRQ_ALL_MASK, XAXIDMA_DEVICE_TO_DMA);

	 //
	 return XST_SUCCESS;
 }

 /*****************************************************************************/

 int  SetupIntrSystem(XScuGic* IntcInstPtr, XAxiDma* AxiDmaInstPtr, u16 AxiDmaTxIntrId, u16 AxiDmaRxIntrId)
{
	//
    int Status;
    XScuGic_Config* IntcConfigPtr;

    // step1. 初始化中断控制器GIC
    IntcConfigPtr = XScuGic_LookupConfig(INTC_DEVICE_ID);
    if (IntcConfigPtr == NULL) {
    	return XST_FAILURE;
    }

    Status = XScuGic_CfgInitialize(IntcInstPtr, IntcConfigPtr, IntcConfigPtr->CpuBaseAddress);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }

    // step2. 在处理器中初始化异常处理功能
    Xil_ExceptionInit();

    // step3. 在处理器中为IRQ中断异常注册处理程序
    Xil_ExceptionRegisterHandler(XIL_EXCEPTION_ID_INT, (Xil_ExceptionHandler) XScuGic_InterruptHandler,(void *) IntcInstPtr);

    // step4. 在处理器中使能IRQ中断异常
    Xil_ExceptionEnable();

    // step5. 在GIC中为外设注册中断处理程序
    Status = XScuGic_Connect(IntcInstPtr, AxiDmaTxIntrId, (Xil_InterruptHandler) AxiDmaTxIntrHandler, AxiDmaInstPtr);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }

    // step5. 在GIC中为外设注册中断处理程序
    Status = XScuGic_Connect(IntcInstPtr, AxiDmaRxIntrId, (Xil_InterruptHandler) AxiDmaRxIntrHandler, AxiDmaInstPtr);
    if (Status != XST_SUCCESS) {
        return XST_FAILURE;
    }

    // step6. 在GIC中设置外设中断的优先级和触发类型
    XScuGic_SetPriorityTriggerType(IntcInstPtr, AxiDmaTxIntrId, 0xA0, 0x3); // Rising Edge
    XScuGic_SetPriorityTriggerType(IntcInstPtr, AxiDmaRxIntrId, 0xA0, 0x3); // Rising Edge

    // step7. 在GIC中使能外设中断
    XScuGic_Enable(IntcInstPtr, AxiDmaTxIntrId);
    XScuGic_Enable(IntcInstPtr, AxiDmaRxIntrId);

    //
    return XST_SUCCESS;
}

 /*****************************************************************************/

void AxiDmaTxIntrHandler(void *Callback)
{
	//
	XAxiDma* AxiDmaInstPtr = (XAxiDma*)Callback;
	u32 IsrStatus ;
    int AxiDmaResetTimeOut;

    // 获取中断状态
    IsrStatus = XAxiDma_IntrGetIrq(AxiDmaInstPtr, XAXIDMA_DMA_TO_DEVICE);

    // 清除中断状态
    XAxiDma_IntrAckIrq(AxiDmaInstPtr, IsrStatus, XAXIDMA_DMA_TO_DEVICE);

    // AXIDMA发送出错
    if ((IsrStatus & XAXIDMA_IRQ_ERROR_MASK)) {
    	AxiDmaTxError = 1;
        XAxiDma_Reset(AxiDmaInstPtr);
        AxiDmaResetTimeOut = RESET_TIMEOUT_COUNTER;
        while (AxiDmaResetTimeOut) {
            if (XAxiDma_ResetIsDone(AxiDmaInstPtr)) {
            	break;
            }
            AxiDmaResetTimeOut -= 1;
        }
        return;
    }

    //  AXIDMA发送完成
    if ((IsrStatus & XAXIDMA_IRQ_IOC_MASK)) {
    	AxiDmaTxDone = 1;
    }

    //
    return;
}

/*****************************************************************************/

void AxiDmaRxIntrHandler(void *Callback)
{
	//
	XAxiDma* AxiDmaInstPtr = (XAxiDma*)Callback;
	u32 IsrStatus ;
    int AxiDmaResetTimeOut;

    // 获取中断状态
    IsrStatus = XAxiDma_IntrGetIrq(AxiDmaInstPtr, XAXIDMA_DEVICE_TO_DMA);

    // 清除中断状态
    XAxiDma_IntrAckIrq(AxiDmaInstPtr, IsrStatus, XAXIDMA_DEVICE_TO_DMA);

    // AXIDMA接收出错
    if ((IsrStatus & XAXIDMA_IRQ_ERROR_MASK)) {
    	AxiDmaRxError = 1;
        XAxiDma_Reset(AxiDmaInstPtr);
        AxiDmaResetTimeOut = RESET_TIMEOUT_COUNTER;
        while (AxiDmaResetTimeOut) {
            if (XAxiDma_ResetIsDone(AxiDmaInstPtr)) {
                break;
            }
            AxiDmaResetTimeOut -= 1;
        }
        return;
    }

    // AXIDMA接收完成
    if ((IsrStatus & XAXIDMA_IRQ_IOC_MASK)) {
    	AxiDmaRxDone = 1;
    }

    return;
}

/*****************************************************************************/

int CheckData(u32* RxBuffer)
{
	//
    u32 TestValue;

    //
    TestValue = TEST_START_VALUE;

    //
    for (int i = 0; i < AXIDMA_LENGTH / sizeof(u32); i++) {
        if (RxBuffer[i] != TestValue) {
            return XST_FAILURE;
        }
        TestValue++;
    }

    //
    return XST_SUCCESS;
}

/*****************************************************************************/
ZYNQ多路AXI_DMA数据传输
zyf1155267的博客
05-21 4139
查看了这部分代码的实际意义后发现这部分的代码实际就是用来查看DMA状态的（通过读取DMA的状态寄存器），如果DMA在搬运，那么就会一直卡在这个循环里面不出来，也就不会进入到其他代码（比如配置DMA2）导致其他DMA无法启动配置。这是我们写的一个DMA传输函数，实际上很简单所用到的就仅仅是XAxiDma_SimpleTransfer这一函数，仅需要配置DMA设备号，传输目的地址，数据长度以及传输方向就够了。结合之前出现的多线程有时部分线程进不去的问题，怀疑是DMA配置的线程部分没进去。
ZYNQ： AXI DMA 环路测试
qq_43441284的博客
11-04 1913
DMA，即Direct Memory Access，指直接存储器访问。这是一种内存访问技术，允许某些计算机内部的硬件子系统（如计算机外设）独立地直接读写系统内存，而无需中央处理器（CPU）的介入。DMA可以在外设与存储器之间以及存储器与存储器之间提供高速数据传输，从而节省CPU资源，使其能够更专注于计算、控制等更加实用的操作。使用DMA时，数据从一个地址空间复制到另一个地址空间，且数据在传输过程中不会丢失。为了发起传输事务，DMA 控制器必须得到以下数据：• 源地址 — 数据被读出的地址；
AXI_DMA协议——手写握手协议读取DDR中数据
weixin_42036328的博客
03-02 7607
文章目录前言一、AXI接口类型有哪些？有什么区别？二、二、使用步骤1.引入库2.读入数据总结 前言 PL（FPGA）从PS(ARM)端DDR处读数据，使用zynq7平台，读数据采用AXI-full接口，握手协议以及异步FIFO处理均设涉及。有助于您了解AXI接口、AXI_DMA读数据操作、异步FIFO的使用。 一、AXI接口类型有哪些？有什么区别？ AXI 全称是Advance eXtensible Interface 的缩写，是一种面向高性能、高带宽、低延迟的片内总线。主要分为三个类型接口：AXI.
ZYNQ学习笔记——15_AXI_DMA
www_haha__的博客
07-22 1966
AXI DMA简介​ 概述​ AXI DMA：AXI Direct Memory Access 直接内存访问​ AXI MDA 为内存和AXI4—Stream 外设之间提供了高带宽的直接内存访问​ 其可选的S/G功能可以将CPU从数据搬运任务中解放出来。​ AXI DMA 通过AXI4—Lite接口对寄存器做一些配置和获取。​ MM2S：MemoryMap to Stream ,存储器映射（AXI4—Full）到 AXI4—Stream。
AXIDMA在Linux中的使用
mc_li的博客
02-25 1084
AXIDMA在Linux中的使用
ZYNQ笔记（十六）：AXI DMA 环路测试
2303_76814451的博客
05-01 1290
ZYNQ学习笔记
ZYNQ-使用AXI DMA IP进行环路测试
Vuko_Coding Zone
04-28 2845
学习内容 前文对AXI DMA IP进行了简介，本文使用AXI DMA IP进行环路测试。 开发环境 vivado 18.3&SDK，PYNQ-Z2开发板。 系统框图 本次工程使用ZYNQ开发板上的AXI DMA IP核从DDR3中读取数据，并写回DDR3中。在实际应用中， DMA 一般与产生数据或需求数据的 IP 核相连接，在本次实验中，我们使用 AXI4 Stream Data FIFO IP 核来充当这类 IP 进行 DMA 环回实验。 PS 开启 HP0 和 GP0 接口。 AXI DMA
ZYNQ | AXI DMA数据环路测试
jhn1996的博客
10-14 4463
利用AXI DMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建block design①点击Create Block Design②点击上图中右侧的+，输入zynq，双击添加zynq核。③添加完后，双击zynq IP核，进行如下配置。④点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。②点击上图中右侧的+，输入zynq，双击添加zynq核。合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如
基于ZYNQ的简单AXI-DMA的数据回环实验
yeqdong的博客
11-30 666
可以看到在PL和PS部分是通过HP接口或者GP接口来传输数据的，二者的区别就在于，HP接口可以传输的数据量大，且数据是进行双向传递的，而GP接口是通过控制AXI interconnect来传输数据的，传输的数据量相对较小。之前也没有写过博客，第一次尝试要是有不足或者问题，欢迎大家来指正，这篇文章主要原因是最近刚好学到这块内容，也发现网上相关的教程相对较少，想通过博客向有需要的人提供些帮助，同时也发现自己的问题。DMA的S2MM(Stream到存储器映射)通道的配置过程（与MM2S配置过程基本相同）
XC7K325T AXI DMA LOOP环路测试（含教程和FPGA工程）
11-24
**XC7K325T FPGA中的AXI DMA LOOP环路测试详解** 在现代的FPGA设计中，数据传输速度和效率是至关重要的因素。Xilinx的7系列FPGA，如XC7K325T，提供了高级的AXI（Advanced eXtensible Interface）总线标准，用于高速...
FPGA MPSoC_XCZU4EV实现AXI DMA环路测试（VITIS实现）.zip
04-27
在这个项目中，VITIS被用来编译和执行针对XCZU4EV的AXI DMA环路测试代码，确保所有硬件接口和数据路径的正确配置和操作。 在实现过程中，开发者首先需要创建一个VITIS工程，并配置好目标设备XCZU4EV。接着，编写AXI...
FPGA MPSoC_XCZU2EG实现AXI DMA环路测试（VITIS实现）.zip
04-26
在“FPGA MPSoC_XCZU2EG实现AXI DMA环路测试（VITIS实现）”项目中，我们可以预期以下步骤： 1. **设计配置**：使用VITIS创建一个新的项目，选择适当的设备（如XCZU2EG）和工具链版本。 2. **AXI DMA IP核集成**：...
FPGA MPSoC_XCZU2CG实现AXI DMA环路测试（VITIS实现）.zip
04-26
在本项目中，我们关注的是如何使用Xilinx的FPGA多处理器系统-on-chip (MPSoC) XCZU2CG、XCZU2EG和XCZU4EV，并通过VITIS工具来实现AXI DMA（Advanced eXtensible Interface Direct Memory Access）的环路测试。...
嵌入式硬件篇---龙芯2k1000串口
道阻且长，行则将至。
06-03 387
串口报错"device reports readiness to read but returned no data"的排查方法包括硬件和软件两方面。硬件需检查串口线连接是否牢固、设备供电是否正常，并确认无多设备冲突。软件方面要检查端口权限（建议使用组权限而非666模式）、驱动状态及程序参数设置（波特率等），同时注意线程安全问题。典型处理步骤包括重新插拔线缆、验证电源、检查权限配置和日志分析。
嵌入式硬件篇---蜂鸣器
道阻且长，行则将至。
06-01 1191
蜂鸣器主要分为有源和无源两类，二者在结构、工作原理及应用上有显著差异。有源蜂鸣器自带振荡电路，接通直流电即可发声，但音调固定；无源蜂鸣器需外部提供交变信号，音调可调但驱动电路较复杂。有源蜂鸣器适用于简单报警场景，而无源蜂鸣器更适合需要可变音调的应用。选择时需根据功能需求、电路复杂度和成本预算进行权衡。
宾馆CAD-长67.5米 宽72.3米 5层12092.36平米欧式宾馆建筑施工图【平立】.zip
06-03
宾馆CAD-长67.5米 宽72.3米 5层12092.36平米欧式宾馆建筑施工图【平立】.zip
一屋顶花园方案-公园广场景观CAD平面方案立面节点大样施工图.zip
最新发布
06-03
一屋顶花园方案-公园广场景观CAD平面方案立面节点大样施工图.zip
宾馆CAD源文件-长60米 宽8米 5层宾馆建筑施工图【平立剖 各部分构造做法表 目录】.zip
06-03
宾馆CAD源文件-长60米 宽8米 5层宾馆建筑施工图【平立剖 各部分构造做法表 目录】.zip
axidma回环实现了那个方向的数据传递
06-25
### 回答1： axidma回环实现了双向数据传递。具体来说，axidma回环是指将DMA控制器的输入输出端口连接成一个闭合环路，可以将数据从DMA的输入端口传输到输出端口，也可以将数据从DMA的输出端口传输回输入端口，形成了双向的循环传输通道，实现了双向数据传递。在系统中，axidma回环被广泛用于高速数据传输、调试和测试等领域，可以有效提高系统性能和测试效率，并有助于发现和解决系统中潜在的问题。同时，axidma回环也需要特定的硬件和软件支持，包括FPGA板载资源、DMA控制器驱动程序和数据传输协议等。总之，axidma回环是一种十分实用的数据传输方案，在现代数字系统中得到了广泛应用。 ### 回答2： Axidma回环模式是指在DMA传输中，数据的读和写操作都在同一方向进行，即数据在硬件传输时先写入缓存，再从缓存中读取并传输出去的模式。因此，它实现的是单向数据传递。在实际应用中，这种模式常用于测试和调试，可以快速确认硬件是否正常工作以及传输速度是否符合预期。此外，Axidma回环还具有简单、快速和可靠的特点，可以节省系统资源和提高效率，因此在各种嵌入式系统和SoC平台中广泛应用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值