本文讲述了在并行编程中，如何通过采用双缓冲区技术来避免读取到中间结果（脏数据），确保读取到的是最终确定的数据。在整合运行频率不同的三个模块A（200Hz）、B（40Hz）和C（1kHz）时，初始的单缓冲区方案导致读取异常，通过引入类似于图形学的双缓冲机制，实现了单向数据流动的正确通信，从而解决了问题。
近期，由于需要将运行度差异较大的三个功能模块，整合到一个系统中，此处不如将三个模块分别记为,它们的关系用图表示如下：
其中，A,B,C三个模块分别运行在200Hz,40Hz和1kHz的频率上，且它们之间的数据流动方向是单向数据流动，即不存在两个并行模块同时往一个缓存Buffer里面写的情况，也就是说，没有写入竞争的情况发生。
本来以为只要没有这种写入竞争的可能，上图的解决方式便可以使得这三个模块很好的并行运行了，事实证明还是too naive...
总之：只要你写入Buffer的数据并不能保证总是最终结果，也就是说写入缓冲Buffer中可能存在中间结果，那么上述方式就有可能会导致读方线程读缓冲区时读到“脏数据”——中间结果。
类似于图形学中显示模式的双缓冲机制，采取双缓冲可以解决这个问题，即:
- 一个缓冲区
最低0.47元/天 解锁文章
扫一扫
1353
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
