AHB到标准握手时序桥 - 逻辑设计部分

原创 已于 2022-06-05 16:12:33 修改 · 2.1k 阅读 · 20 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字IC #IC验证

于 2022-06-04 15:28:11 首次发布
本文详细介绍了如何将AHB协议转换为标准握手时序，特别是从AHB Slave的角度出发，探讨了HTRANS状态机设计的问题，并提出了基于读写状态机的解决方案。内容包括IDLE、写、读状态的设计，以及在处理突发传输时的时序对齐和数据同步策略。

目录

AHB协议毕竟与FIFO、RAM等读写协议不一样，而AHB是SoC系统片内常用的高速接口，所以就需要将AHB的时序转化为标准的握手时序，例如下图

在这里插入图片描述

本文介绍整个设计的逻辑

从上图可以看出，AHB2HANDSHAKE模块是作为AHB slave出现的，所以要从AHB Slave角度进行设计。

依然是按照状态机的思路。如果是状态机的思路，AHB协议中HTRANS有四种状态、HBURST有八种状态，我们使用哪一个呢？还是自己写状态机？

可选择思路是基于HTRANS的IDLE、BUSY、NONSEQ和SEQ四种状态进行设计，毕竟burst传输属于NONSEQ或SEQ状态。

1. HTRANS没法用

哈哈哈我根据HTRANS的四种状态设计了半天发现作为AHB slave压根就没法用状态机。

先看看下面这几张波形图，从AHB Slave的角度思考一下

在这里插入图片描述

了解本专栏 订阅专栏 解锁全文 超级会员免费看
高级高性能总线（Advanced High-performance Bus, AHB）
Starry__的博客
03-18 6324
目录1. 介绍单一Manager例子2. 信号描述2.1. Manager2.2. Subordinate2.3. Interconnect 针对AHB进行介绍 1. 介绍 主要针对高效率、高频宽及快速系统模块所设计的总线，可以连接如微处理器、芯片或芯片外的内存模块和直接存储器访问（Direct Memory Access, DMA）模块等。 最常见的AHB从属设备包括内存设备、外部存储接口（External Memory Interfaces, EMIF）和高带宽外设。 而对于低带宽外设来说，通常驻留在
AHB / AHB-Lite 总线的传输控制信号的详解（由于比较重要单独写一篇来探讨）
weixin_45230720的博客
08-22 1626
以图5为例，slave3可以被多个Master访问，假设Master0发起了读又发起了写，没有原子操作的支持的话，假设Master1也发起了读，我们本质上是希望Master1读到Master0写到slave3的数据，但是Master1的读很可能位于Master0的写之前，这样就不符合我们的预期了。（想象一下，主机2去写个数据，还没有写完主机1就去读同样的地址的数据，就拿到了旧的值，这样就不符合预期了，很多汇编指令有原子操作指令，从底层来看就需要硬件的机制来帮忙）。同样的，我们看传输协议，如图3所示。
AHB总线介绍[2]-hready,hburst,htrans
qq_52217633的博客
06-12 1万+
AHB 信号：hready,hburst,htrans
ahb 协议
最新发布
Ruanyz_china的专栏
11-17 903
AHB5手册的最后一章是User信号，分为HAUSER、HWUSER、HRUSER三组，但协议开头就说：“通常本规范建议不使用User信号。AHB协议没有定义这些信号的功能，如果两个组件以不兼容的方式使用相同的User信号，就会导致互操作性问题。”啊这……在章节后面，手册又说道：“建议在互连上包含User信号，但是没有要求在Master或Slave上包含它们。该规范建议互连组件包括对User信号的支持，以便它们可以在Master和Slave之间传递。
AHB总线设计
02-28
AHB总线通讯的设计，包括：AHB总线协议，程序代码，具有参考价值！
AHB总线仲裁器的设计
03-06
讲解了ARM的AHB总线使用的裁断设计，可以很好的帮助你了解总线运行原理
精选资源
AHB-SRAMC项目资料及代码
08-13
这个项目涵盖了从理论到实践的多个方面，适合对嵌入式系统、微处理器接口设计以及数字逻辑感兴趣的工程师或学生。以下将详细介绍AHB-SRAMC相关的知识点。 1. **AHB总线协议**： AHB是一种高性能、低延迟的冯·...
AHB-Lite Protocol
04-05
- 简化的握手信号和控制逻辑减少了设计中的时序问题，提高了系统稳定性。 #### 3. **可配置性** - 设计者可以根据自己的需求选择不同的配置选项，如数据宽度、地址宽度等，这使得AHB-Lite能够适应更广泛的硬件...
ahb lite 总线 读时序
03-21
### AHB-Lite 总线读操作时序解析 AHB-Lite 是一种简化版的高级高性能总线 (Advanced High-performance Bus)，专为单主设备架构设计，减少了复杂性和资源消耗。以下是关于 AHB-Lite 的读操作时序及其实现方式的具体...
【读书笔记】AMBA 2 AHB、AMBA 3 AHB（AHB_Lite）和AMBA 5 AHB协议比较
热门推荐
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
07-20 1万+
解读AMBA 2 AHB协议，并对比AHB2、AHB_Lite和AHB5协议的异同
ahb_sram简单设计源码
12-18
ahb_sram简单设计源码；
ahb_task.zip_AHB读写_ahb_task_ahb接口_ahb读写task_读ahb总线task
07-15
ahb接口的sram做读写测试的读写时序
ahb_master-master_verilog_
09-30
This is a ahb module file for example
AHB、APB总线
03-28
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。
AHB2APB同步桥设计实例
weixin_45230720的博客
08-25 1409
很多人包括我自己在第一次接触AHB的时候，会被它的两个HREADY信号搞混，分别是HREADYOUT和HREADY(IN)信号。，例如写操作时，Slave是否可以将数据存下来。本质上是Slave对Master的反压信号。。每个Slave在采样地址和控制信号的时候，都要看这个HREADYIN信号是否为1，如果为0的话则代表别的Slave还有未完成的传输，因此不能采样地址和控制信号。首先我们思考一个问题，HREADYOUT默认的复位值应该是多少？然后我们再思考一下，如果没有HREADYIN信号会怎么样？
AHB接口总线仲裁1主多从细节。关于hready in和hready out信号的理解
学而不思则罔，思而不学则殆
01-28 2616
所有slaver，只要有1个hready_out等于0，表示slaver没有准备好执行此拍操作；这时，所有slaver都不能执行此拍操作。以防止1主多从的AHB接口协议问题。 所有slaver的hreadyout，需要与之后，提供给所有slaver。 作为总线，会负责AHB的hready_out仲裁。 这应该是ahb总线的一个bug。后续解决方案，就这么流传下来了。但是arm自己不承认是bug，所以协议文档里介绍的不清不楚。记得是知乎里看到的说法。 参考： https://blog.youkuaiyun.com..
基于AHB总线的master读写设计（Verilog）
HuaZi_Myth的博客
10-21 7006
一、AHB总线学习 1. AHB总线结构 如图所示，AHB总线系统利用中央多路选择机制实现主机与从机的互联问题。从图中可以看出，AHB总线结构主要可分为三部分：主机、从机、控制部分。控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。主机首先需要向仲裁器提出使用总线的请求hbusreq信号，仲裁器通过仲裁（多主机使用总线的优先级）授权（hgrant）给某一主机...
AHB-读写传输
意大利炮修理师的博客
04-28 2083
最简单的传输是没有等待状态的传输，传输由一个地址周期和一个数据周期组成。图3-1显示了一个简单的读传输，图3-2显示了一个简单的写传输。这个简单示例演示了传输的地址阶段和数据阶段是如何在不同的时钟周期中发生的。任何传输的地址阶段发生在前一个传输的数据阶段期间，地址和数据的这种重叠是总线流水线特性的基础，并且能够在仍然为slave提供足够的时间来响应传输的同时，实现高性能操作。slave可以在任何传输中插入等待状态以允许额外的完成时间。
AHBlite时序-打一拍（待更新）
weixin_51944426的博客
06-13 415
这是cortex-m0内核移植的总结接口代码
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值