VHDL缩位与/缩位或运算

最新推荐文章于 2023-10-30 16:15:00 发布

原创最新推荐文章于 2023-10-30 16:15:00 发布 · 7.6k 阅读

9 ·

CC 4.0 BY-SA版权

文章标签：

#VHDL #缩位运算符

FPGA 专栏收录该内容

12 篇文章

订阅专栏

本文深入探讨了VHDL中的缩位运算符，包括and和or运算符的使用，以及如何通过自定义函数实现缩位运算。文章提供了具体的代码示例，并介绍了or_reduce和and_reduce函数的使用方法。

缩位运算符，即"reduction operator"。对于VHDL来说，很少有人知道其缩位运算符是什么。首先缩位运算的意思是把一个vector合并成一位，例如缩位与运算符：对于一个std_logic_vector名为example的变量，完成examlle[0] and example[1] and ... and example[22]这样的运算的运算符。

对于VHDL-2008，直接用and就可以完成：and(example);

用组合逻辑自己写一个函数，按位或/与即可。

function and_reduct(slv : in std_logic_vector) return std_logic is
  variable res_v : std_logic := '1';  -- Null slv vector will also return '1'
begin
  for i in slv'range loop
    res_v := res_v and slv(i);
  end loop;
  return res_v;
end function;
You can then use the function both inside and outside functions with:

signal arg : std_logic_vector(7 downto 0);
signal res : std_logic;
...
res <= and_reduct(arg);

or_reduce和and_reduce也可以完成上面的内容。要主要包含头文件std_logic_misc。

参考文献

https://electronics.stackexchange.com/questions/85922/vhdl-or-ing-bits-of-a-vector-together
https://stackoverflow.com/questions/20296276/and-all-elements-of-an-n-bit-array-in-vhdl