- 博客(2)
- 收藏
- 关注
RSS订阅原创 vhdl bits第二天
module:模块hierarchy：层级top-level module：顶层模块（最外层，其内包含很多小模块，相当于外壳）port name :端口名1.端口连接：by name：mod_a instance2 ( .out(wc), .in1(wa), .in2(wb) );by position：mod_a instance1 ( wa, wb, wc );按位置：需要严格对照声明中的端口位置。eg:module mod_a ( input in1, input in2, outp
2021-11-28 00:06:48
280
原创 vhdl日记1
从零开始单目形式bitwise or按位或（|）logical or逻辑或（||）结果只有0和1两种情况拼接符的使用输入末端补两个1，在拼接时不能写成“11”，而应是“2’b11”(2bit的二进制数11），否则“11”默认为32位。4. 翻转 可用拼接符 为何下面不可？ 正确做法如下：5. 相同内容重复拼接6. 符号扩展+重复拼接符4’b0101 (+5)，4位扩展成8位：8’b00000101 (5)4’b1101 (-3)，4位扩展成8位：
2021-11-27 00:19:24
1728
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人