SOPC之NiosⅡ系统（二）

常用NIOS Ⅱ组件概括

目录

1.时钟组件

2.Nios Ⅱ处理器

2.1 Main

2.2 Vector

 2.3 Caches and Memory Interfaces

2.4 Arithmetic Instructions

2.5 JTAG Debug

3.RAM组件

4.System ID组件

5.JTAG UART组件

6.PIO组件

6.1 基础设置(Basic Settings)

6.2 输出寄存器(Output register)

6.3 边沿捕获寄存器(Edge capture register)

6.4 中断(Interrupt)

​6.4.1 电平触发 IRO

6.4.2 边沿触发IRO

---

1.时钟组件

当打开Platform Designer就会默认添加了一个CLOCK组件，通过双击clk_0可以进行参数设置

时钟频率(Clock frequency)默认为50000000Hz，即50MHz，那么在Qsys系统的顶层会引出一个clock输入信号,在 FPGA 中就必须输人一个 50MHz 的时钟信号与之相连接。

时钟频率已知(Clockfrequency is known)默认勾选

复位同步边沿(Reset synchronous edges)有 None,Both 和Deassert三个选项，这些设置主要与复位和时钟的同步或异步控制机制有关。若没有特殊要求,可以不用设置。

2.Nios Ⅱ处理器

在IP Catalog中搜索Nios可以找到，双击添加Nios Ⅱ Processor组件

（14.0版本之前叫Nios Ⅱ（Classic）Processor、14.0版本之后叫Nios Ⅱ Processor）

2.1 Main

添加后会有类型选择
Nios II/f（快速型，消耗资源最高，性能最强）
Nios II/e（经济型，消耗资源最少，性能最低）

2.2 Vector

Nios Ⅱ还需要在添加完存储器组件后设置复位向量和异常地址向量

复位向量存储器(Reset vector memory)用于设置CPU复位后从什么地方启动

异常向量存储器(Exception vector memory)用于存放CPU处理异常时间的代码，例如中断代码。该向量常指向于一个低延迟存储器，如SDRAM、SRAM、或者片上存储器（On Chip RAM）

快速TLB命中异常向量(Fast TLB Miss Exception Vector)主要与MMU协作，管理存储器

 2.3 Caches and Memory Interfaces

主要设置CPU的数据和指令缓存部件

指令缓存(Instruction cache)用于缓存NIOS II处理器的各种指令，以提高 CPU 的运行效率。该缓存的大小从 512 字节到 64K 字节用户可自定义设置，也可以不使用指令缓存。

当选择不使用指令缓存时，NIOS II处理器的指令总线将会被移除,因此必须要包含一个紧耦合型指令存储器(tightly-coupled instruction memory)。

数据缓存(Data cache)用于存放数据，Datacache数据缓存选项用于指定缓存的大小。该缓存的大小从 512 字节到 64K 字节用户可自定义设置，也可以不使用指令缓存。

指令缓存和数据缓存在刚开始接触NIOS II处理器时使用默认设置即可。

2.4 Arithmetic Instructions

用来设置NIOS II处理器实现算术指的方式，可以通过选择Divide Hardware来设置NIOS II处理器是否支持硬件除法运算，也可以选择乘法、移位等运算的实现方式。

2.5 JTAG Debug

该模块为了方便调试，但要占用较多逻辑资源，调试完毕后可取消勾选。

JTAG调试模块根据功能的不同可设置是否使用硬件断点，使用数据触发，跟踪类型和跟踪存储等。