【ysyx】verilator安装与避坑 01

已于 2023-09-04 20:09:57 修改
阅读量705 收藏 3
点赞数 2
CC 4.0 BY-SA版权
分类专栏： ysyx 文章标签： 学习
于 2023-09-01 17:32:07 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/Mr_robot714/article/details/132628278
本文介绍了在使用Verilator官网快速安装过程中，遇到的因网络问题（如Git访问GitHub的GnuTLS错误和连接拒绝）而需多次尝试的情况，特别针对国内网络环境，并提供了解决方法，最后演示了如何检查Verilator的版本。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

打开verilator官网的quick install
按照红色框的代码直接输入就行
Prerequisites部分的五行代码都需要执行，只不过我后面三行的库已经安装过。
在这里插入图片描述
涉及git的指令可能会出现两种错误
①unable to access ‘https://github.com/verilator/verilator/’:GnuTLS recv error (-54)
②Failed to connect to github.com port 443 after xxxms:connection refused

多试几次就行，就是国内的网络连接github不太好连接，看运气。。。。

最后查看verilator的版本即可

veriator --version

verilator初次使用
qq_47163558的博客
01-26 834
所以昨天完成verilator的安装之后今天就开始使用verilator完成ysyx任务，具体任务是根据如下博客进行的。随后跟着流程做一个cmake跑通verilator的文件CMakeLists.txt（这里对于文件名要求很高，只能是按照这个格式，否则会报错。随后就是tb文件，在verilator中，测试文件是以cpp的形式存在的。如果是较为简单的测试文件，他的形式是大体相近的。这上面是一个基本的DUT案例。在流程中，完成.v文件的编写后，要把.v文件进行由.v文件向cpp文件的转换，通过以下命令实现。
ysyx：预学习
weixin_50002674的博客
09-15 1021
参考verilog语法的学习verilog概述_verilog 变量位宽-优快云博客什么是HDL？具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言这种特殊结构能够：描述电路的功能描述电路的链接描述电路的时序表达具有并行性（很多代码不是由上往下执行，而是同步执行）HDL语言设计利用EDA软件计算机仿真系统在将设计错误的数目减少到最低，使一次设计成功成为可能修改设计方案将变得很容易，只需要对HDL进行修改，这比更改电路原理图要容易实现得多HDL语言是并发的。_verilog 变量位宽。
Verilator命令行选项汇总-ysyx
2301_79922937的博客
02-14 529
官方手册参数页 -参数、命令、选项傻傻分不清楚<file.v> Verilog包、模块和顶层模块文件名<file.c/cc/cpp> 可选需要编译的C++文件<file.a/o/so> 可选需要链接的C++文件+1364-1995ext+<ext> 使用Verilog 1995标准并指定文件扩展名<ext>+1364-2001ext+<ext> 使用Verilog 2001标准并指定文件扩展名<ext>
【ysyx】verilator初使用 02
Mr_robot714的博客
09-04 969
① 为了能在verilator安装路径以外的地方运行，需要添加以下路径。⑤运行obj_dir文件夹的Vour，终端输入以下指令。等号后面为自己的verilator的安装路径。④ 运行完成后，会生成obj_dir文件。：使verilator能够自动make。：使cpp文件能创建成可执行文件。② 在任意文件夹下创建两个文件。：获取C++的输出文件。
Unbuntu22.04安装Verilator --5.008
weixin_70720143的博客
03-19 4400
Unbuntu22.04安装Verilator --5.008
【报错fatal: unable to access ‘https://github解决办法】
m0_61573978的博客
01-19 1万+
把140.82.114.4 github.com添加到C:\Windows\System32\drivers\etc里的。法1：把命令行里的http改为git重新执行。好像是因为网有点卡，再git一次就行了。（不懂为什么改一下ip就行了……113.3 改为 114.4。法2：修改host文件。的最后一行，然后保存。
ysyx:一生一芯的信息发布和内容网站
08-03
一生一芯信息发布和资料共享网站 讲座资料上传 用于讲座时分发的资料请放置到 /events/202X-XX-XX_Keyword 目录下(每场讲座建立一个独立的文件夹, 命名方法如上所示（日期_关键词). 另外，添加新的报告时，请在 /...
YSYX3 SOC架构设计与对接规范解析
"ysyx3soc对接及规范要求V1.2.61" 这篇文档主要涉及的是SOC（System on Chip）系统级芯片的设计与对接规范，特别关注了异步复位的处理、总线框架、处理器命名规范、RAM替换、缓存（L1cache）配置以及设备和中断的...
(源码)基于Verilator和C++的硬件仿真环境.zip
最新发布
04-13
本项目是基于"[一生一芯](https:ysyx.oscc.cc)"计划项目框架修改得到的仿真环境，旨在帮助开发者快速上手Verilator硬件仿真工具。项目提供了一个抽象层Dut，用于简化仿真测试对象的创建和管理，并支持在虚拟FPGA...
解决 git 报错 “fatal: unable to access ‘https://github.com/.../.git‘: Recv failure Connection was rese
aaaa_aaab的博客
12-06 1万+
在代理服务器中，将端口设置为7890（这个端口不会影响正常上网，可以放心设置），然后点击保存。有时候取消代理设置仍然会出现报错，这时可以通过设置系统代理来解决。打开系统设置，搜索代理设置，并点击编辑按钮。
SpinalHDL-sim Verilator Windows安装问题
xiangsiersheng0的博客
08-13 285
我是用着用着突然不能verilator 仿真了。 开始用的好好的。 https://blog.youkuaiyun.com/htgoco/article/details/103940200 根据这个链接我也初步定位是环境变量的问题。 但是无论怎么清理都不能解决问题。（用户环境变量） 后来开始对系统环境变量下手。 发现官方文档有一个这个图，上面说不能包含jre，我就把系统环境变量里的java 相关的删了， 发现可以了。 太折磨了， 莫名其妙。 ...
fatal: unable to access ‘https://github.com/......‘: Failed to connect to github.com
qq_49492135的博客
05-15 2655
2、在cmd内执行ipconfig/flushdns 清理DNS缓存。1、在git内重置proxy。
【异常处理】verilator安装时出现异常 make: *** [Makefile:195: verilator_gantt.1] Error 13
VICI的博客
03-07 983
后来想到我的verilator是从github上下载zip，然后解压后传到ubuntu上的，windows上解压我记得会把-替换成_，这可能导致了该问题的出现。所以直接在ubuntu上用git下载项目，避免windows上传源代码到ubuntu上。在ubuntu中安装verilator工具时执行make出现该报错。当我出现这个报错的时候我一脸懵逼，因为网上找不到相关解决办法。
Verilator 常见问题解决方案
gitblog_07924的博客
09-13 1033
Verilator 常见问题解决方案 项目基础介绍和主要编程语言 Verilator 是一个开源的 SystemVerilog 模拟器和代码质量检查工具。它能够接受 Verilog 或 SystemVerilog 代码，执行代码质量检查，并将其编译为多线程的 C++ 或 SystemC 代码。Verilator 的主要编程语言是 C++ 和 SystemVerilog。 新手使用 Verilato...
安装4.210版本Verilator
Leo ICer的博客
09-13 1939
最后our.v which is our SystemVerilog design file.这句不执行，用下一句（unset VERILATOR_ROOT # For bash）替代。-exe 和 sim_main.cpp wrapper文件，构建可执行文件。不使用apt-get安装，因为其版本太老。vim sim_main.cpp，放入下面代码。-Wall 降低警告标准线，会有更多警告报出来。一个.v 文件和.cpp文件，共同仿真。vim our.v，放入下面代码。出现：no rule。
fatal: 无法访问 https://github.com/ :Failed to connect to github.com port 443: 拒绝连接的解决办法
热门推荐
weixin_59168010的博客
05-14 4万+
最近在ubuntu20.04安装PCL1.9.1的过程中，在从github 下载pcl时遇到了 fatal: 无法访问 https://github.com/PointCloudLibrary/pcl.git/ :Failed to connect to github.com port 443: 拒绝连接 这个问题。 解决办法：在终端输入 sudo gedit /etc/hosts ，打开/etc/hosts文件，然后注释掉所有只涉及到github.com的行(注意是 只有github.com ，有任何
【异常处理】Verilator报错Verilator requires a C++14 or newer compiler
VICI的博客
03-08 933
riscv-mini是UC Berkeley用Chisel编写的三级流水线RISC-V处理器，它实现了RV32I的用户级2.0版本ISA和机器级1.7版本ISA，是Berkeley著名的Rocket-chip项目的简化版。
【一生一芯笔记】Verilator和NVBoard简单使用
Naruto123456__的博客
08-17 4081
最近在搞一生一芯，前期还算比较顺利，但是在仿真环境搭建这部分遇到了大问题。一是因为自己之前都是直接烧录到真实的FPGA等板卡上，很少链接这样的仿真环境，二是因为Verilator和NVBoard的资料很少，尤其是NVBoard。 在摸索了好几天后，大致摸索出来一点点门路，所以希望缓一下，整理一下，也帮大家少走一些弯路。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值