数字 IC 设计、FPGA 设计秋招笔试题目、答案、解析（3）2022 大疆创新数字芯片 B 卷

引言

        最近收到诸多粉丝的来信，要求出一版《数字 IC 设计、FPGA 设计秋招笔试题精讲》，于是，通过几天几夜的加班加点，终于出了这一版《2022 大疆创新秋招笔试题目、答案、解析》，以后每隔 7 天就会出好几套卷，助各位数字 IC 设计者斩获大厂的高薪 Offer！！！

        PS：纯题目的 PDF 版本可联系博主获取~

1、下列关于 MBIST 测试描述正确的一个是：（   ）

A. MBIST 测试实现没有面积开销

B. MBIST 测试频率和 mem 工作频率不一致

C. mem repair 可以提高良率

D. MBIST 测试对 mem 性能没有影响

正确答案：C
新芯设计：
这是和 DFT 相关的题目，对于未入职的芯片设计者来说是没有接触过的，具有较大的难度的。
A：DFT 通常是需要增加额外的电路用于测试逻辑的，这也是一种面积换取功能、性能、稳定性的一种思想
B：DFT 频率通常需要和实际的电路频率是一致的，才能够获取到真实的有效的数据，才能够检测出电路故障
C：DFT 的目的就是为了提高芯片设计的良率，防止芯片在生产制造中出现的未知故障
D：DFT 提高了功能性、稳定性、良品率等等，如果部分功能逻辑出现了故障，那么何谈性能 

2、下列关于芯片中信号串扰描述错误的一个是：（   ）

A. 串扰会导致信号延迟和毛刺

B. 增强侵害网络单元驱动能力可以减小串扰影响

C. 在受害网络上插入缓冲器可以减小串扰影响

D. 增加导线间距可以减小串扰影响

正确答案：B
新芯设计：
这是关于芯片后端的题目，DJ 就喜欢出这种设计之外的题目...
A：串扰有可能会出现未知的噪声，可长可短，若是尖峰脉冲是会导致毛刺的产生的
B：串扰是由于互连线之间的电磁寄生耦合引起的，增强侵害网络单元反而会增大串扰
C：缓冲器可以减少电流的骤变，可以减少电磁寄生耦合，从而减小串扰
D：增加导线间距、调整布线都可以减少串扰

3、关于异步复位，以下说法正确是：（   ）

A. 寄存器的时钟状态对是否能复位没有影响

B. 寄存器的时钟状态对是否能解复位没有影响

C. 复位信号上是否有毛刺没有影响

D. 异步复位信号不需要同步到对应的时钟域上

正确答案：A
新芯设计：
异步复位在数字芯片设计中是至关重要的，有时候是决定芯片能否量产上市的重要因素之一
A：既然是异步复位，那么能否复位就是独立的，不需要受到时钟状态的影响
B：解除复位，需要时钟上升沿和复位信号上升沿不能处于同一时刻或者接近同一时刻，否则会产生亚稳态
C：复位毛刺会导致系统异常复位
D：需要，异步复位同步释放，复位需要同步到对应的时钟域上，打两拍的方式，避免产生亚稳态

4、1 个 16K * 8 位的存储器，其地址线和数据线总和是（   ）

A. 48

B. 46

C. 17

D. 22

正确答案：D
新芯设计：
比较普遍的题目，在设计中也是经常遇到的，地址线由深度决定，数据线由宽度决定，这里地址线等于 log2(16K) = 14，数据线等于 8，最终二者之和等于 22

5、下列关于多比特数据跨时钟域的处理思路，错误的有（  ）

A. 发送方给出数据，发送方给出握手求，接收方收到后回复，发送方撤销数据

B. 发送方给出数据，接收方用本地时钟同步两拍再使用

C. 发送方？？？？？？，接收方从岠？？？里读出

D. 对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制

答案：
解析：

6、用于下载编程文件/调试物理FPGA器件的通信技术名称是什么？（   ）

A. HDMI

B. USV

C. JPEG

答案：
解析：

7、某嵌入式设备包含linux内核，bootrom，bootioader，文件系统镜像system.img，则它们在嵌入式设备开机时的启动加载顺序为？（  ）

A. linux-> bootrom->bootioader->system.img

B. bootrom->bootioader-> linux-> system.img

C. bootioader->system.img-> linux-> bootrom

D. linux-> system.img->bootrom-> bootioader

答案：
解析：

8、预设clk为周期为10ns的时钟，以下选项中能正确特clk延时8ns的clk_dly信号是：（  ）

A. assign#8nsclk_dly-clk

B. assign #8ns clk_dly<-clk

C. a???@(clk) begin clk_dly-#8ns clk end

D. always@(clk)begin clk_dly<=#8ns clk;end

答案：
解析：

9、32bit位宽的异步fifo，写时钟1000M，读时钟续率800M，在数据包大小为4KB，包间隔足够大时，fifo的最小深度为（    ）

A. 158

B. 205

C. 638

D. 820

答案：
解析：

10、下列属于DFT质量的衡量指标有：（  ）

A. 测试覆盖率

B. 测试电路面积开销

C. 测试时间

D. 故障模型

答案：
解析：

11、下列关于OCC（on chip clock controller）行为描述正确的是：（  ）

A. 用于控制高频和低频测试时钟的切换

B. 用于控制产生指定数目的shift时钟

C. 用于控制产生指定数目的capture时钟

D. 切换过程可能产生毛刺

答案:
解析：

12、下列属于芯片流片前的检查有：（  ）

A. 设计规则检查

B. 天线效应检查

C. 电路与版图一致性检查

D. 形式验证

答案：
解析：

13、下列哪些因素与标准单元动态功耗有关？（  ）

A. 工作频率

B. 工作电压

C. 亚阈值泄漏电流

D. 输出负载

答案：
解析：

14、关于16点FFT描述正确的是（    ）

A. 共有4级分解

B. 每级有8个蝶形算法

C. 每个蝶形算法需要1次复数乘法

D. 每个蝶形算法需要1次复数加法

答案：
解析：

15、以下哪些活动可以通过形式验证保证

A. RTL和RTL的一致性

B. RTL的功能完整性

C. RTL和综合网表的一致性

D. 两张不同网表的一致性

答案：
解析：

16、根据约束关系set_clock_groups-async-group{CLK1}{CLK2CLK3}，下图中哪些路径会进行时序检查（    ）

A. Path1

B. Path2

C. Path3

D. Path4

答案：
解析：

17、随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下那些技术能够用于降低漏电功耗？（    ）

A. clockgating（时钟门控）

B. DVFS（动态电压频率调整）

C. power gating（电源门控）

D. DFS（动态频率调整）

答案：
解析：

18、在SOC验证应用中，以下哪些选项属于Emulator（仿真加速器）的特点（    ）

A. 比基于FPGA的原型验证平台频率更高

B. 加速软件开发，降低验证周期

C. 系统级验证，模拟真实场景

D. 支持带时序的后仿

答案：
解析：

19、假设，在某SoC环境中，有一个UART控制器，将其链接至主机并打开串口工具进行连接后，假设已排除所有的硬件电路故障，那么以下说法正确的是：（    ）

A. 假设终端显示的字符均为乱码，则很有可能是波特率设置不正确

B. 假设没有任何显示，则很可能是代码对UART控制器未进行初始化

C. 假设该串口输出正常，却无法接收输入的字符，则很可能是UART的中断信号未正确连接

D. 假设UART的输出完全正常，但是无法接收输入的字符，则很可能是未设置正确的波特率

答案：
解析：