超级会员免费看
这篇博客详细介绍了2024年大疆数字IC秋招笔试的选择题和简答题，涵盖芯片开发的多个方面，包括时钟违例、功耗优化、锁存器与触发器的区别、XILINX ZYNQ器件特性、DFT测试等，同时探讨了时钟无毛刺切换电路设计、验证活动的完备性和准确性提升方法，以及中断处理模块的验证过程等核心问题。
文章目录
- 前言
- 一、选择题（有单选和多选）
-
- 1、以下会影响芯片工作频率的违例是?
- 2、下列哪些手段能降低芯片动态功耗?
- 3、关于锁存器(latch）和触发器(flip-flop),以下说法正确的是
- 4、关于XILINX ZYNQ器件,说法不正确的是:
- 5、以下哪些电路结构在高速serdes中比较常见?
- 6、以下关于复位的描述错误的是?
- 7、下列关于STA描述正确的是?
- 8、数字系统中，独热码(one hot)的优点是哪些?
- 9、以下哪种存储器结构存储密度最高。
- 10、关于interface和virtual interface的含义和使用正确的是
- 11、以下关于AXI4协议的描述正确的是?
- 12、关于XILINX ZYNQ启动linux的过程中，以下说法不正确的是
- 13、下列关于DFT测试描述正确的是?
- 14、下列关于静态功耗描述正确的是?
- 15、下列uvm_reg的方法中，可能更新镜像值的有哪些
- 16、下列关于DFT transition测试描述正确的是?
- 二、简答题
-
- 1、给出至少2种时钟无毛刺切换电路设计方案，分别画出电路图，简要描述工作原理，并对两种方案进行对比;
- 2、在进行验证的过程中，通过哪些方法可以提升验证活动的完备性和准确性?
- 3、这是一个中断处理模块，方框表示寄存器，假设有三十二组中断线,sc_int或int set都可以作为中断源，当有中断发生时，raw会置1，clr用来清除raw，当clr为0时，raw保持，clr为1时，raw被置0，mask用来屏蔽raw传递到sta，当mask为0，中断会传递到sta,mask为1时，中断则被屏蔽，请描述下这个电路的验证过程
- 4、什么是outstanding?
- 5、一个数据位宽128bit的支持可读的axi master，工作频率为400MHz，只能发出burst len为16的incr操作，假设读访问返回response的latency为800ns，如果该axi master的读带宽需求为1600MBps，请问该axi master的outstanding能力应该设计到多少?(请给出计算过程)
- 6、在一个典型的射频硬件接收系统中，数据流向如下:信号源发射正弦信号-→>射频器件-→>数模转换ADC->FPGA接口->FPGA内部信号处理->FPGA内部存储RAM->软件上位机。现在假定你是一名FPGA工程师，之前已经和软件工程师调试好"FPGA内部存储RAM->软件上位机"这个链路环节完全没有问题。但是目前软件上位机收到的经过内部信号处理存储在RAM上的数据不符合预期，没有检测分析出信号源发射的已知信号。现在要求你针对这个问题进行定位，请描述你的思路。
- 7、数字芯片中平行走线间可能出现串扰(crosstalk)，引起static noise或者delta delay，请简述修正串扰的方法
- 8、简述如何提高芯片的测试覆盖率
- 9、随机验证是IP验证中最重要的环节之一，输入数据和寄存器配置需要在有效的范围内随机产生，以便覆盖不同配置的组合情况，现在要求设计—种随机机制:在验证环境不修改的情况下，设计随机用例，在用例中，配置寄存器既可以指定值，也可以在有效范围内随机，请描述一下你的实现思路。
- 10、功耗优化的DVFS技术:
前言
笔试题型：选择题 + 简答题
笔试平台：大疆创新（电脑监控）
笔试时间：90min
做题感受：知识面覆盖很广，很多题目不会做
一、选择题（有单选和多选）
1、以下会影响芯片工作频率的违例是?
A. setup violation
B. hold violation
C. max_transition
D. max_fanout
2、下列哪些手段能降低芯片动态功耗?
A. 降低频率
B. 降低电压
C. clock gating
D. 其他均是
3、关于锁存器(latch）和触发器(flip-flop),以下说法正确的是
A. 锁存器是电平触发，触发器是边沿触发
B. 锁存器可用于时钟门控单元
C. verilog的always语句块中，时序逻辑的if语句缺少else分支时，会综合出latch
D.
订阅专栏 解锁全文
扫一扫
5713
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
