- 博客(29)
- 收藏
- 关注
RSS订阅原创 生成树输出
pip install torch==2.0.0+cu118 torchvision==0.15.1+cu118 https://download.pytorch.org/whl/cu118 -i https://pypi.tuna.tsinghua.edu.cn/simple
2025-05-11 01:10:05
23
原创 寄存器与计数器设计（Verilog）
always @(posedge Reset or posedge Clock)//请在括号中补充敏感信号列表。always @(negedge Resetn , posedge Clock)//请在括号中补充敏感信号列表。always @(negedge Resetn,posedge Clock)//请在括号中补充敏感信号列表。//为了便于自动评测，请勿更改n的值。//为了便于自动评测，请勿更改n的值。//为了便于自动评测，请勿更改n的值。//为了便于自动评测，请勿更改n的值。
2025-05-05 11:45:00
25
原创 Verilog快速入门
output f;//请用连续赋值方式描述2选1多路选择器endmoduleoutput f;//请将输出信号定义为寄存器型reg f;always@(s,x1,x2 )//请补充完成敏感信号列表//请用过程语句if-else描述2选1多路选择器if(s)f=x2;elsef=x1;endmodule。
2025-05-04 19:00:00
12
原创 加法器设计（Verilog）
/请用位连接运算{,}、算术运算+ 描述全加器。//请将输出信号补充定义成寄存器型。//补充其它输出信号的定义。//补充完整S的定义。//引入前面关卡中的模块(第1关、第2关或第3关)，注意双引号内不要有空格。`include "fulladd_gates.v" //模块名.v。
2025-05-04 12:00:00
24
原创 课堂练习7.1：文件系统的静态结构/课后作业7.1：文件系统的静态结构
课堂练习7.1：文件系统的静态结构/课后作业7.1：文件系统的静态结构
2024-11-04 12:21:22
931
2
头歌计算机数据表示实验
2024-12-06
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人