21、模拟跟踪验证定量约束条件

模拟跟踪验证定量约束条件

1. 引言

随着嵌入式系统的复杂性不断增加，设计和测试方法变得愈发重要。为了使产品在市场上取得成功，系统正变得越来越集成化，嵌入式系统架构也变得更加异构化。在单个板模块或单个芯片上使用各种计算资源（如微处理器、数字信号处理器、可重配置逻辑）已经成为经济上可行的解决方案。传统的寄存器传输级（RTL）或顺序C代码级设计方法已不再高效，下一代生产力的增长将来自系统级设计。

系统级设计方法论有望成为复杂电子产品设计的重要推动力。设计验证依然是一个主要挑战，而模拟将继续是确保实现按预期执行的重要工具。本文提出了一种高效的自动方法来分析模拟跟踪，并检查它们是否满足由表示逻辑公式指定的定量属性。待验证的属性用约束逻辑（LOC）编写，这是一种特别适合在抽象系统级别指定约束的逻辑，其中事件实例的相对协调，而不是低级交互，是至关重要的。

2. 约束逻辑（LOC）

约束逻辑是一种形式化方法，旨在对模拟迹进行推理。它包括了命题逻辑中允许的所有术语和运算符，并增加了可以指定系统级别定量约束的功能。LOC公式的基本组成部分包括事件名称、事件实例、索引和索引变量、注释等。

2.1 事件名称和实例

• 事件名称 ：系统中的输入、输出或中间信号。例如，“in”、“out”、“Stimuli”和“Display”。
• 事件实例 ：事件的一个实例表示它在模拟跟踪中的出现。每个实例都标记有一个正整数索引，严格有序并从0开始。例如，“Stimuli[0]”表示事件“Stimuli”的第一次出现。