基于对合通道的保真二进制电路模型

一种保真的二进制电路模型

马蒂亚斯·弗格特、罗伯特·纳伊维尔特、托马斯·诺瓦克和乌尔里希·施密特

摘要

[F¨ugger 等人（IEEE TC 2016] ）证明了现有的数字电路模型，包括基于纯延迟和惯性延迟通道的模型，均无法保真地捕捉毛刺传播：对于类似于构建单次触发惯性延迟的短脉冲滤波（SPF）问题，他们指出，在广泛的有界单历史通道类别中，每个成员都会与物理电路中 SPF 在有界时间内不可解或在无限时间内可解这一事实相矛盾。本文提出了一种基于新型对合通道的二进制电路模型，克服了这一缺陷。具体而言，与有界单历史通道形成鲜明对比的是，使用对合通道时，SPF 无法在有界时间内求解，而在无限时间下则很容易实现 SPF。因此，基于对合通道的二值电路模型恰好能够在物理电路可行的情况下解决 SPF 问题。此外，通过反相器链的 Spice 仿真以及利用高速模拟放大器进行的物理测量，我们证明了该模型相对于实际电路具有良好的 modeling 精度。因此，我们的对合通道模型不仅为可靠的形式化验证提供了有前景的基础，而且还能无缝提升现有的动态时序分析方法。

Index Terms —二进制电路模型，glitch propagation

一、引言

MODERN 数字电路设计高度依赖于快速的时序分析技术。对于同步设计，先进的静态时序分析工具（如 Synopsys PrimeTime）能够非常准确地预测给定电路设计的时序行为，并识别建立/保持违规及其他与时序相关的问题。此类工具基于复杂的时序预测模型，例如 CCSM [1] 和 ECSM [2]。这些模型通过（通常由制造商提供）的工艺数据来表征单元的延迟。该数据可包括针对不同参数（如输入转换速率和输出电容负载[3]）而制表的输入/输出电流波形。然而，静态时序分析工具所提供的时序预测并不涉及任何动态（信号轨迹相关）的考量。

相比之下，dynamic 时序分析技术依赖于电路在适当设置的测试向量响应下生成的信号轨迹。这里的“黄金标准”是基于数字标准单元库所有元件的详细模拟模型进行的完整模拟仿真，例如使用 Spice[4],。由于即使是中等规模的 Spice 仿真时间也相当长，复杂电路的开销高得令人望而却步。然而，设计人员不得不借助于用于 Mentor Graphics ModelSim、Cadence NC‐Sim 或 Synopsys VCS 的数字时序分析/仿真工具，来处理电路中某些部分，例如存在毛刺序列可能严重影响正确性和功耗的部分。这些工具基于离散值（通常为二进制）电路模型，并结合连续时间延迟。更具体地说，通过 CCSM 或 ECSM 获得的门和互连线延迟估计被用来参数化纯延迟或惯性延迟[5]通道（例如，在 VHDL‐Vital 或 Verilog 时序库中）。由此生成的可执行 HDL 仿真模型随后用于后续的仿真和动态时序分析运行中。显然，这里的预计算延迟是常量，即在这些运行过程中保持不变。由 Bellido‐D´ıaz 等人提出的退化延迟模型（DDM）可以提供更准确的结果，该模型允许信道延迟在轨迹中动态变化。

然而，二值电路模型不仅有助于在早期设计阶段对复杂电路进行准确的性能和功耗估计[8],[9]，还为复杂电路的形式化验证铺平了道路。数字电路验证的一个主要驱动力在于其能够发现与时序收敛分析相关的重要问题，如竞争条件、有害毛刺以及其他极端情况效应。显然，这些能力严重依赖于对复杂电路进行严格而完整时序分析的合适理论基础。在此背景下首先需要注意的是，关于电路在模型中的正确性声明，只有当它同时也意味着相应实际电路实现的正确性时，才是有意义的。我们称一个模型是现实的，如果一个问题能够在该模型中解决当且仅当它能被实际电路解决；若一个模型既是现实的又能提供准确的时序预测，则称其为保真的。首先要问的问题是：现有的二进制电路模型是否保真？

短脉冲滤波

F¨ugger 等人 [10] 研究了现有二进制电路模型在毛刺传播方面的忠实性。更具体地说，是通过它们解决简单的短脉冲滤波（SPF）问题的能力来衡量，该问题本质上是构建惯性延迟通道的单发变体：对于惯性延迟通道而言，SPF 输出端不得出现短脉冲。然而，对于长输入脉冲，无需原样传递。特别是，即使输入未达到，SPF 输出也可稳定在逻辑 1。有界 SPF 的强变体要求输出在有界时间内稳定。

（有界）SPF 的（不）可解性确实是检验模型能否相对于物理电路保真地建模毛刺传播能力的合适标准：一方面，马里诺 [11] 从形式上证明了当要求输出在有界时间内稳定时，诸如 SPF 之类的问题在物理模型中是不可解的 [10]；另一方面，一个简单的存储环

0 0.5 1 1.5 2 0
0.5
1
时间 [ns]
Signal voltage[V ]
图1. 采用存储环路后接高阈值缓冲器实现的CMOS SPF的模拟仿真波形。
虚线（蓝色）曲线表示输入信号，实线（绿色）曲线为存储环路的输出。
0.8 V处的水平线标记了阈值电平。

in(t)
t
out(t)
t T
δ(T)
in(t)
t
out(t)
t
(−T)
δ(T)
图2。左侧：单历史通道的输入/输出信号，涉及前一个输出到输入的延迟 T 以及由此产生的输入到输出的延迟 δ（T）。右侧：具有 T< 0 的输入跳变。

在其输出端附加一个高阈值缓冲器（见图5）可在无限时间内解决 SPF 问题：如图1中的 Spice 仿真波形所示，足够大的输入脉冲（最上方的蓝色虚线）会瞬时导致存储环改变其状态（变为1）（最左侧的绿色实线），非常小的输入脉冲（最下方的蓝色虚线）则不影响存储环路（底部的绿色实线）。临界输入脉冲（中间的蓝色虚线，相互重叠因而看起来像单个脉冲）会导致存储环在无限时间内处于亚稳态，最终稳定为0或1状态。因此，附加一个阈值（由红色虚线标出）明显高于亚稳态区域的高阈值缓冲器，可产生一个干净的（=非亚稳态）输出信号，该信号要么保持在0，要么发生一次（可能延迟的）跳变至1。因此，在实际电路中，SPF 是可解的，而其更强的有界变体则不可解。

单历史通道

在[10]中使用的电路模型将零时间布尔门与单历史通道相结合，用于对电路延迟进行建模。这类通道主要由一个延迟函数 δ 表征，该函数将发生在时间 t 的信道输入转换映射到其在时间 t+ δ(T) 对应的输出转换，其中 T 为前一个输出到输入的延迟。图2展示了两个示例。

需要注意的是，单历史通道不仅可以对衰减脉冲传播进行建模，还可以处理消失脉冲：如果根据 δ(T)，两个连续的输入转换在输出端以相反顺序发生，则它们会相互抵消。此外，单历史通道允许上升和下降转换具有不同的延迟，分别由两个延迟函数 δ↑ 和 δ↓ 指定。

众所周知的单历史信道实例包括纯延迟通道和惯性延迟通道[5]；更高级的例子是 DDM 通道[7],[6]。它们都是 bounded single-history channels，其延迟函数具有上下界。

F¨ugger 等人[10]证明了没有有界单历史通道是保真的：基于具有纯（=恒定）延迟的信道的二进制电路模型无法解决无界 SPF。具有非恒定延迟的有界单历史通道，包括惯性延迟和 DDM 通道，可以设计出解决有界 SPF 的电路。由于这与上述现实相矛盾，因此现有的二进制电路模型都不是保真的。

主要贡献和论文结构

本文提出了一类具有无下界延迟函数的单历史通道：与有界延迟通道类似，其延迟存在上界，但没有下界。这些负延迟对于精确建模毛刺抑制至关重要。我们将这类通道称为对合通道，因为要求其负延迟函数为对合函数，即 −δ(T) 必须是自身的逆函数。为了提高此类对合通道的覆盖范围，我们实际上允许上升沿和下降沿的延迟函数 δ↑ 和 δ↓ 不同，并要求 −δ↓(−δ↑(T)) = T 且 −δ↑(−δ↓(T)) = T。我们证明了基于该对合通道的二值电路模型中 SPF 可解性/不可解性的边界与实际情况一致，并且所得模型也能准确刻画实际电路的行为：

(i) 在第 II 节中，我们证明了标准的一阶模型（例如在[12]中使用的模型）实际上会产生一般对合通道的一个简单实例。对合通道在第 IV 节中被正式引入。因此，假设延迟函数为对合函数既不是人为设定的，也不（正如我们的仿真和实验所揭示的）不准确。

(ii) 在第 III 节中，我们提出了二进制电路模型以及 SPF 问题。在第 V 节中，我们解释了如何使用我们的模型显式构造给定输入信号的电路的输出和中间信号，即如何执行电路仿真。

(iii) 在第 VI 节中，我们证明了由存储环和高阈值缓冲器组成的简单电路能够在对合通道模型中解决无界 SPF 问题。

(iv) 在第 VII 节中，我们表明在对合通道中无法解决有界 SPF 问题。简而言之，我们的证明通过归纳法构造了一个执行过程，该过程只能在某个无限时间之后确定最终输出。此证明利用了对合通道输出相对于通道输入处毛刺存在/不存在所具有的一个重要连续性特性，该特性源于我们延迟函数的对合性质（无界性）。

(v) 在第 VIII 节中，我们简要报告了对对合模型在实际电路中预测准确性的实验评估[13]的结果，该评估使用了仿真和测量。

综上所述，正如我们在第九节中所总结的，上述结果表明，我们的二进制电路模型结合对合通道确实能够在物理电路可能实现的情况下精确求解 SPF。此外，一些（有限的）实验评估也显示出良好的准确性。因此，据我们所知，我们的对合模型似乎能够

II. 模拟模型与对合通道

将延迟函数限制为满足对合性质 −δ↑(−δ↓(T)) = −δ↓(−δ↑(T)) = T，可能会引发人们对于这种假设在实际电路中是否合理，以及它如何与现有模拟模型[4],[14],[15],[16],[17]相吻合的担忧。在本节中，我们将说明对合通道确实非常适合用于建模物理电路，因为它们自然地出现在（广义的）标准模拟模型中。

更具体地说，我们将证明，对于任意给定的对合函数 δ↑、δ↓，都存在一个模拟信道模型，其对应的延迟函数为 δ↑、δ↓ 。该模型由一个纯延迟组件、一个具有广义开关波形的压摆率限制器以及一个理想比较器组成，如图3所示。但请注意，我们并未声称这是唯一能产生对合延迟函数的模拟模型，当然也可能存在许多其他模型。反之，某些知名模拟模型能导出对合函数这一事实，也绝不代表我们的成果只是渐进式的：一方面，据我们所知，尚无模拟建模论文[4],[14],[15],[16],[17]探讨过相应延迟函数的性质；另一方面，显然无法将针对某个特定对合函数所得的结果推广至所有对合函数。

首先可以观察到，对合通道的时序行为完全由其中一个延迟函数决定，因为 δ↑(T) = −δ −1 ↓(−T)（类似地适用于 δ↓）。为了更好地理解我们的延迟函数如何整合两个跳变的行为，考虑试探解 δ↑(T) = − f −1 ↑ f↓ T δ↓ T= − f −1 ↓ f↑ T f↑ f↓(( )) 和 (( ))，其中 分别为严格递增和递减函数。直观上，我们希望 f↑ 和 f↓ 能够表示连续切换

• −
  ui Tp ud ur
• − Vth uo
  1V
  0V
  ∞
  1V
  0V
  ∞
  u(t)
  t
  Vth
  ui ud uo
  f↓ f↑
  T1 δ↑(T1) T2 δ↓(T2)
  图3. 简单的模拟信道模型。
  广义压摆率限制器在其输入端发生上升沿和下降沿时，其输出信号的开关波形。在上述公式中，例如在上升沿处，δ↑(T) 返回了 f↑ 所需偏移的时间，以使输出信号相对于前一个下降沿所引起的输出保持连续。对于实际的开关波形，我们还需要 f↑(0) = 1− f↓(0) = 0 以及 limt→∞ f↑(t) = 1 − limt→∞ f↓(t) = 1，这要求我们在试探解中添加一些附加项，从而得到
  δ↑(T)= −f −1 ↑(f↓(T+ δ↓∞))+ δ↑∞ and
  δ↓(T)= −f −1 ↓(f↑(T+ δ↑∞))+ δ↓∞, (1)
  其中 δ↑∞=limT→∞ δ↑(T) 和 δ↓∞=limT→∞ δ↓(T)。

图3展示了与所构建的对合通道相对应的理想化模拟电路的框图以及一个示例波形。纯延迟将二值输入 ui 在时间上平移某个 Tp。压摆率限制器将得到的 ud 的阶跃函数交换为 f↑ 和 f↓ 的实例，并在时间上进行偏移，使得输出 ur 连续，并且在 ud 的切换时刻处精确地在严格递增和递减之间转换。比较器通过再次将该波形的值与阈值电压 Vth 进行比较来离散化，从而生成 uo，有效地将 f −1 ↑ ( Vth) 和 f −1 ↓ (Vth) 分别添加到 f↑ 和 f↓ 的实例化时刻。完全空闲通道的输入‐输出延迟（上一次输出跳变发生在时间 −∞），即上升和下降跳变对应的 δ↑ ∞ 和 δ↓ ∞ ，等于纯延迟与开关波形达到阈值电压 Vth 所需时间的和：
δ↑ ∞ = T p + f −1 ↑(Vth) and δ↓ ∞ = T p + f −1 ↓(Vth) (2)
该方程和(1)可用于将图3中模型的参数转换为相应的 δ 函数。作为一个特例，考虑一个用一阶 RC 低通滤波器实现的压摆率限制器；其开关波形为 f↓(t) = 1 − f↑(t) = e −t/τ，其中 τ 为 RC 时间常数。将这些函数及其反函数代入(1)和(2)，我们得到本文其余部分所称的指数通道：
δ↑(T)= τ ln(1 − e −( T+T p − τ ln ( V th )) /τ )+ T p − τ ln(1 − V th)
δ↓(T)= τ ln(1 − e −( T+T p − τ ln ( 1 − V th )) /τ )+ T p − τ ln(Vth), (3)
与上述相反，对于任意的 δ↓、δ↑，存在一组开关波形 f↑ 和 f↓、纯延迟 T p 以及

三、二值电路模型

接下来，我们正式定义本文所使用的二值连续时间电路模型。除了第 IV 节中引入的对合通道外，该模型本质上与[10]中提出的模型相同。

信号

在时间 t 处的下降沿是数对 (t,0)，在时间 t 处的上升沿是数对 (t,1)。一个信号是一个（有限或无限）交替跳变序列，满足
S1) 初始转换发生在时间 −∞；所有其他跳变发生在时间 t ≥ 0，S2) 转换时间序列是严格递增的，S3) 如果列表中有无限多个跳变，则转换时间的集合是无界的。

对于每个信号 s，都对应一个函数 R →{0, 1}，该函数在时间 t 的值即为最近一次转换的值。我们遵循这样的约定：在发生转换的时刻，该函数已经具有新值，即若 tn 和 tn+1 是两个连续的转换时间，则该函数在半开区间 [tn, tn+1 内为常数。一个信号由这样的函数唯一确定。

电路

通过将一组输入端口、一组输出端口（构成电路的外部接口）以及一组组合门通过信道互连，得到电路。我们以一种自然的方式约束组件之间的互连方式，要求每个门电路输入、通道输入和输出端口只能连接到一个输入端口、门电路输出或信道输出。

形式上，一个电路由一个有向图描述，其中： C1) 顶点被划分为输入端口、输出端口和门电路。 C2) 通道是具有通道函数的边，该函数将输入信号映射到输出信号。允许两个顶点之间存在多条边。第 IV 节规定了我们对合通道的通道函数的性质。为了简化分析，我们使用零延迟通道作为从输入端口出发并到达输出端口的边。 C3) 输入端口没有输入通道。 C4) 输出端口恰好有一条输入通道，且没有输出通道。 C5) 每个门电路都被分配一个布尔门函数 {0, 1} d→{0, 1}，其中 d 是输入通道的数量，以及一个在 {0, 1} 中的初始值。 C6) 每个门电路的输入通道具有固定顺序。

执行

电路 C 的执行是指为 C 的所有组件 Γ（顶点和信道）分配一组信号 s Γ ，这些信号需满足通道函数、布尔门函数以及初始值的要求。形式上，满足以下性质：
E1) 如果 I 是一个输入端口，则对 s I 没有限制。
E2) 如果 O 是一个输出端口，那么 sO= sC，其中 C 是 O 的唯一输入信道。
E3) 如果 C 是从顶点 V 出发的信道，则 sC=fC(sV)，其中 fC 是通道的函数。
E4) 如果 B 是一个具有 d 个输入信道 C1,…, Cd 的门电路，这些输入信道按照条件 (C6) 中的固定顺序排列，且该门电路具有门函数 fB 和初始值 IB，那么对于所有时间 t< 0， sB(t) = IB，以及对于 t ≥ 0， sB(t) =fB(sC1(t) sC2(t)…, sCd(t))。

短脉冲滤波

在时间 T ≥0 处长度为 ∆> 0 的脉冲具有初始值0，在时间 T 有一个上升沿，在时间 T+ ∆ 有一个下降沿。一个信号包含一个脉冲，当且仅当该信号在时间 T 包含一个上升沿，在时间 T+∆ 包含一个下降沿，且两者之间无其他转换，则称其在时间 T 处包含一个长度为 ∆ 的脉冲。零信号仅具有初始转换 (−∞,0)。

一个电路解决短脉冲滤波（SPF），如果它满足以下条件。F1) 该电路恰好有一个输入端口和一个输出端口。(良构性)F2) 如果输入信号是零信号，则输出信号也是零信号。(无生成)F3) 存在一个输入脉冲，使得输出信号不是零信号。(非平凡性)F4) 存在一个 ε> 0，使得对于每个输入脉冲，输出信号从不包含长度小于或等于 ε 的脉冲。(无短脉冲)

请注意，如果输入信号不是单个脉冲或零信号，我们允许电路任意行为。

一个电路解决有界 SPF，如果还满足以下条件： F5) 存在一个 K> 0，使得对于每个输入脉冲，最后一个输出转换发生在时间 T+K 之前，其中 T 是最后一个输入转换的时间。(有界稳定时间)

IV. 对合通道

直观上，一个信道将输入信号的每次转换传播到输出端，在经过某个输入到输出延迟 δ(T) 后发生转换，该延迟取决于前一个输出到输入延迟 T。注意，如果两次输入转换间隔较近，如图2（右侧）所示，则 T 可能为负的。

形式上，对合通道由两个严格递增的凹的延迟函数 δ↑: (−δ ↓ ∞ , ∞) →(−∞, δ ↑ ∞) 和 δ↓: (−δ ↑ ∞ ,∞) →(−∞, δ ↓ ∞) 所刻画，且使得 δ ↑ ∞ =lim T→∞ δ↑(T) 与 δ ↓ ∞ =lim T→∞ δ↓(T) 均为有限值，并 −δ↑(− δ↓(T))= T and − δ↓(− δ↑(T))= T (4) 对于所有适用的 T。所有这些函数必然是连续的，为简便起见，我们还将假设它们是可微的； δ 是凹的，这意味着其导数 δ ′ 是连续且单调递减的。

对合通道的行为由算法1定义，该算法将带有事件列表 Input 的通道输入信号 s 映射为带有事件列表 Output 的通道输出信号 f C(s)。

定义1。 一个对合通道是严格因果的，如果 δ↑(0) > 0，由于 (4)式以及函数的严格递增性，这等价于条件 δ↓(0) > 0。

R v fv 0 1 Iv R w fw 0 1 Iw R z fz 0 1 Iz c1 c2 v w c1 z c2 ≡ 图4. 包含门电路 v、 w、 z 以及通道 c1 和 c2 的电路（图）（左侧）， 及其物理等效电路（右侧）。复位R在时间0从1切换到0。

算法1 信道算法，直到时间 τ
1: 输入中 t= −∞处的 x←值
2: 将 (−∞, x) 添加到 输出
3: 前一个 ←(−∞, x)
4: t←待处理转换的最早时间，否则 +∞
5: 当 t ≤ τ 时循环执行
6: 将 (t, x) 从 待处理 移动到 输出
7: (t′, x′) ←前一个
8: 如果 x= 1 则 δ← δ↑(t− t′) 否则 δ← δ↓(t− t′) 结束 if
9: 前一个 ←(t+ δ, x)
10: 如果 t+ δ ≤ t′ 那么
11: 从待处理(C)中移除(t′, x′)
12: else
13: 将 add (t+ δ, x) 添加到 待处理(C)
14: 结束如果
15: 待处理转换的最早时间，否则 +∞
16: 结束循环
17：返回输出

引理 2. 指数通道是严格因果的当且仅当 Tp> 0。

下一个引理确定了严格因果对合通道的一个重要参数 δmin。

引理 3。 一个严格因果对合通道具有唯一的 δmin，由 δ↑(−δmin) = δmin= δ↓(−δmin) 定义，且为正。对于指数通道， δmin= T p。对于导数，我们有 δ′ ↑(−δ↓(T))= 1/δ′ ↓(T) 因此 δ′ ↑( −δmin)= 1/δ′ ↓(−δmin)。

证明。 设 f(T) = −T+δ↑(−T)。该函数是连续且严格递减的，因为 δ↑ 是连续且严格递增的。由于 f(0) = δ↑(0) 为正，且 f(T) 当 T→ δ↓ ∞ 趋于 −∞ 时的极限为 −∞，因此存在唯一的 δ min 位于 0 和 δ↓ ∞ 之间，使得 f(δmin) = 0。故 δ↑(−δ min) = δ min。第二个等式根据 (4) 由 δ min = δ↓(−δ↑(−δ min)) =δ↓( −δ min) 得出。

引理的第二部分通过对方程 (4) 求导得出。

接下来，我们将证明 δ min 确实名副其实：以下引理的一个特定推论是，任何未被取消的转换的通道延迟都大于 δ min 。

引理4。 设 t n 和 t n+1 分别为第 n 次和第 (n+1) 次输入转换的时间。以下条件等价：
1) 第 n 个和 (n+1) 个待处理输出转换相互抵消。 2) t n+1 ≤ t n + δ n − δ min 3) δ n+1 ≤ δ min

证明。 设 δ 为 δ↑ 或 δ↓，具体取决于 tn+1 是上升沿还是下降沿。根据定义，这两个跳变相互抵消的条件是
δn+1= δ(tn+1 − tn − δn) ≤ −(tn+1 − tn − δn). (5)
设 T= tn+1 − tn − δn。根据引理 3，等式 (5) 成立当且仅当 T= −δmin。由于 (5) 的左边关于 T 递增，而右边关于 T 严格递减，因此 (5) 等价于 T ≤ −δmin。这又等价于 tn+1 ≤ tn+ δn − δmin 和 δ(T) ≤ δmin。

在本文的其余部分，除非另有说明，我们假设所有信道均为严格因果对合通道。

V. 电路执行的仿真

第 III 节中给出的电路执行定义是“存在性”的，这意味着它仅允许检查给定的一组信号是否构成一次执行。这同样适用于对合通道算法：在输入信号已确定的情况下，该算法指定了通道的输出信号。然而，这本身并不能提供一种构造含反馈回路电路执行的算法。但是，我们将在定理 8 中证明，对于具有严格因果对合信道的电路，其执行总是存在且唯一的。因此，我们可以为任意电路（可能包含反馈回路）提供一种确定性仿真算法。

仿真算法以时间 τ ≥ 0 作为输入，表示电路应被仿真的截止时间，同时输入每个输入端口 I 的已确定跳变列表 Fixed(I)= sI。我们用 Init(I) 表示该列表中初始转换的值（在时间 −∞）。当算法终止时，它将输出电路中每个组件 Γ （顶点和信道）在时间 τ 之前的已确定跳变列表 Fixed(Γ)。

在算法执行过程中，它区分待处理和已确定的转换。待处理转换存储在变量 Pending(Γ) 中，而已确定的转换则转移到 Fixed(Γ) 中；在转移时被称为标记为固定。我们将证明（引理 7），待处理转换仍可能被其他转换取消。而另一方面，已固定转换则保证会在构造的执行中发生。

对于通道 C，我们用 Incoming(C) 表示其前驱，用 Delay(C) 表示其延迟函数对。此外，我们将该通道最后生成的输出转换（按对应的输入转换的时间顺序排列）以及是否被取消的状态存储在变量 Prev(C) 中。对于门电路 B，我们用 Incoming(B) 表示其输入信道的集合，用 Init(B) 表示其初始值， fB 表示其布尔函数。对于输出端口 O，Incoming(O) 是其唯一输入信道。对于输入端口 I，Outgoing(I) 是其唯一输出信道。

仿真算法在算法 2 中给出。它使用函数 Latest(Γ, t)，其中 Γ 为组件， t 为时间，该函数返回在时间 t 之前或等于该时间的、按转换时间排序的组件 Γ 的最近的固定或待处理转换所对应的布尔值。注意对从输入端口到输出端口的零延迟通道的特殊处理，该处理位于主循环之外，仅复制转换列表。

如果输入邻居的 Init(·) 值与门电路自身的初始值不兼容，则在首次循环迭代中，第 21 行会在时间 t= 0 生成一个转换。随后，该算法会迭代地查看最早的待处理跳变，将其声明为已确定，并通过门和通道传播其影响。我们强调该算法的两个值得注意的特性：(a) 延迟 δ(T) 是前一个输出到输入延迟 T= t−t′ 的函数（见第 27 行）。(b) 如果较晚的输入跃变导致出现更早的输出跃变，则通道的待处理的输出跃变将被移除（代码第 29 行）。在这种情况下，这两个跳变在通道输出处相互抵消（脉冲抵消）。

算法2 电路仿真算法，直到时间 τ
1: 对所有 输入端口 I 执行
2: C←Outgoing(I) 3: 将所有有限时间跳变从已确定(I)复制到待处理(C)
4: 结束循环
5: 对所有 通道 C 到门电路 B 执行
6: V ←输入(C)
7: 添加 (−∞,Init(V)) 到 已确定(C) 8: 前一个(C) ←(−∞,Init(V))
9: 结束循环
10: 对所有 门 B 执行
11: 添加 (−∞,Init(B)) 到 已确定(B)
12: 结束循环
13: t← 0
14: 当 t ≤ τ 时执行循环
15: 对于所有 具有待处理转换 (t, x) 的 comp. Γ，在时间 t 执行
16: 将 (t, x) 从 待处理(Γ) 移动到 已确定(Γ)
17: 结束循环
18: 对所有 门 B 执行
19: (C1,…, Cd) ←输入(B)
20: v← fB(最新(C1, t)…, 最新(Cd, t))
21: 如果 v 6= 最新(B, t) 则 添加 (t, v) 到 已确定(B) 结束
22: 结束循环 23: 对于所有 从门电路 B1 到门电路 B2 的通道 C 执行
24: (δ↑, δ↓) ←延迟(C)
25: 如果 在时间 t，信号 x 在已确定(B1) 中发生从 t, x 的转换，则执行
26: (t′, x′) ←前一个(C)
27: 如果 x= 1 那么 δ← δ↑(t − t′) 否则 δ← δ↓(t − t′) 结束条件
28: 前一个(C) ←(t+ δ, x)
29: 如果 t+ δ ≤ t′ then
30: 从待处理(C)中移除 (t′, x′)
31: else
32: 将 (t+ δ, x) 添加到 待处理(C)
33: 结束如果
34: 结束如果 35: 结束 for
36: t←待处理转换的最早时间，否则 +∞
37: 结束 while
38: 对于所有 输出端口 O 执行
39: C←输入(O)； V ←输入(C) 40: 将 Fixed(V) 复制到 Fixed(C) 和 Fixed(O)
41: 结束循环

我们现在证明该算法确实构建了电路 C 的执行（直到时间 τ）。设 t 为算法在第 ≥ 1 次迭代开始时 t 的值（在第 13 或 36 行设置）。用 δ C min > 0 表示除来自输入和通向输出的零延迟通道外，电路 C 中所有通道的最小 δ min 。

引理5。 对于所有迭代 ≥ 1，(a) 没有转换 (s, x) 且 s 6= t 在本次迭代中被新标记为固定，(b) 一个在迭代 期间添加的转换 (s, x) 的时间要么是 s= t ，要么是 s> t + δmCin，且 (c) 在时间 t 的每个转换在迭代结束时均已确定。

证明。 陈述 (a) 由以下事实得出：跳变仅在第 16 行和第 21 行被标记为固定，而这些行仅作用于时间 t 的跳变。对于 (b)，假设在迭代 中添加了一个转换 (s, x)，其中 s ≤ t + δmCin 但不同于 t 。这样的转换只能通过第 32 行添加。根据我们的假设和第 27 行，必须满足 δ (t − t′) ≤ δmCin ≤ δmin，其中 δ ∈{δ↑, δ↓} 是具有最小延迟 δmin 的适用通道函数， t′ 是该信道最后一次输出跳变的时间。然而，根据引理 4，这要求 t + δ(t −t′) ≤ t + δmin ≤ t′，而这与到达第 32 行所必需的第 29 行中的（否定）条件相矛盾。对于 (c)，假设在迭代 结束时，存在一个未固定的转换 (t , x)。由于第 16 行将时间 t 的所有转换标记为已确定，而第 21 行仅添加时间 t 的固定迁移，因此该非固定转换必然是由第 32 行新添加的。然而，如同 (b) 中所述，我们知道这需要 δ(t`−t′) ≤ δmin，这再次与第 29 行矛盾。

通过引理 5 的归纳应用，我们得出迭代起始时间序列 (t ) ≥1 是无界的严格递增序列：

引理6。 要么仿真算法生成的跳变次数是有限的，要么对于所有非负整数 k ≥ 0，都存在某个迭代 ≥ 1，使得 t ≥ k·δmCin。

证明。 我们通过归纳法来证明该引理。基础情况 k= 0 是平凡的，因为在所有迭代 中 t ≥ 0。

对于归纳步骤，设 t` ≥ k · δmCin。令 N 表示在迭代

OR
C
i HT o
图5. 一个求解无界SPF的电路，由一个被信道 C反馈的或门和一个实现高阈值缓冲器的指数通道HT组成。

该算法在迭代 + N − 1 次迭代结束前被移除或已确定。因此 t +N ≥(k+1) · δmCin， 证明完毕。

以下引理证明了生成的转换列表是定义良好的，即后续迭代不会移除那些可能已经因果依赖地生成了其他转换的跳变。

引理7。 考虑将算法2的第30行修改为从集合待处理(C) ∪ 已确定(C)中移除，即同时移除待处理和固定迁移。那么，任何已固定转换都不会被取消。

证明。 假设存在某个迭代 ≥ 1 是首次发生已固定转换被取消的情况。因此，在时间 t 处存在一个转换，它在某个时间 t= t +δ(t −t ′ ) 生成了一个新的转换，导致在时间 t ′ 处的一个已固定转换被取消，即 t ≤ t ′。由于在时间 t ′ 处的转换在迭代 时已经被确定，结合引理5(a)以及由改进算法生成的序列 t 、 ≥ 1 是递增的事实，我们得到 t ′ ≤ t 。

然而，第29行的条件要求 t +δ(t −t′) ≤ t′。由于 t − t′ ≥ 0 且信道是严格因果的（参见定义1）， δ(t − t′) > 0 会产生矛盾。

这使我们能够使用原始的第30行。

现在，我们准备阐述本节的主要结果，该结果断言我们的 电路 C 存在唯一执行：

定理8. 对于任意 0 ≤ τ< ∞，应用于具有严格因果对合通道的电路的执行构造算法总是终止。在迭代 ≥ 1 结束时，信号{s}的集合限制在时间[−∞, t ]上，是电路 C 限制在时间[−∞, t ]上的唯一执行。如果该算法在迭代 开始时终止，则该信号集合就是电路 C 的唯一执行。

证明。 由引理6可知，存在一个迭代 ≥ 1 使得 t > τ， 因此该算法会终止。由引理5可知，该算法在迭代 期间不会添加时间< t 的跳变。根据引理7以及第23–35行实现了第IV节中输出跳变生成算法这一事实，算法2正确地计算了信道输出。为证明执行的唯一性，假设存在第二个执行，并考虑第一个不同的跳变，这将与(E3)或(E4)矛盾。

VI. 无界SPF的可能性

在本节中，我们证明了在具有严格因果对合通道的电路模型中，无界SPF是可解的。我们通过验证图5所示电路确实能够解决SPF问题来实现这一点。该电路的灵感来自于提供图1的物理解决方案，其包含一个形成存储环的反馈或门以及后续的高阈值缓冲器。高阈值缓冲器由一个 （非对称）指数通道实现，并选择适当的参数。除非另有说明， δ↑ ∞ 、 δ↓ ∞ 和 δmin 将指代反馈通道的参数。

我们考虑在时间0时输入端出现一个长度为 ∆> 0 的脉冲，并分析反馈环路的行为。然后，我们证明通过使用高阈值缓冲器，可以将该行为转换为合法的SPF输出。我们首先确定两种极端情况：如果 ∆ 过小，则脉冲会被反馈环路中的信道滤除；如果过大，则脉冲会被存储环捕获，导致稳定的输出1。

引理9。 如果输入脉冲的长度 ∆ 满足 ∆ ≥ δ ↑ ∞ ，那么或门输出在时间0具有唯一的上升沿。

证明。 在某个一致的执行中，为信道输出 s C 分配一个在时间 δ ↑ ∞ 发生的单一上升沿，此时或门的输出在时间0有一个单一的上升沿。该引理现在由执行的唯一性得出。

引理10。 如果输入脉冲的长度 ∆ 满足 ∆ ≤ δ↑∞−δmin，则或门输出仅包含该输入脉冲。

证明。 信道 C 的输入信号仅包含两次跳变：一次在时间 t1= 0， 另一次在时间 t2= ∆ ≤ δ↑∞ − δmin。由于 δ1= δ↑∞，因此 t2 ≤ t1+δ1−δmin，根据引理4， C 输出端的两个待处理转换相互抵消，或门的输出端不会产生进一步的跳变。

现在假设输入脉冲长度满足 δ↑∞ −δmin< ∆0< δ↑∞。对于这些脉冲长度 ∆0，或门输出信号将包含输入脉冲 ∆0，随后是一系列长度为 ∆1,∆2,… 的脉冲。除了一个 ∆0 之外，该序列最终将是递减或递增且有限的，导致输出信号最终为 0 或最终为 1。为了计算这些脉冲长度，我们定义了辅助函数
f(∆)= δ↓(∆− δ↑(−∆))+∆− δ↑(−∆), (6)
这给出了所有 n ≥ 2 的 ∆n= f(∆n−1)。要理解这一点，请 注意，通道输入处的 ∆n−1 同样会出现在通道输出处，因此 上升沿和下降沿分别被延迟了 δ↑(−∆n−1) 和 δ↓(∆n−1−δ↑ (−∆n−1))。第一个生成的脉冲始于零通道输入，因此
∆1= ∆0 − δ↑∞+ δ↓(∆0 − δ↑∞). (7)
如果 f(∆n) ≤ 0 (脉冲被取消；此后输出恒定为0)，则 该过程停止，或者如果
f(∆n) ≥ δmin> 0 (8)
（脉冲被捕获；此后输出恒定为1）。

唯一使该过程不停止的情况是 f(∆1) = ∆1。具有此性质的 ∆1> 0 是唯一的，记作˜ ˜ ˜ ∆1： 由 κ= δ↑(−∆1)，根据对合性质可得 ∆1= δ↓(−κ)，因此(6)式变 为 δ↓(∆1 − κ) = κ，从而有˜ ∆1 −κ= −δ↑(−κ)。需特别注意， κ 是所得到的周期性信号的周期，而 γ= ∆1/κ< 1 是其占空比 （在对称通道的情况下，如 0 5 ˜ .，此处为 κ= 2∆1）。

由于所得方程的左边 δ↓(−κ)+δ↑(−κ)−κ=0 在 κ→ 0 时为正，但在 κ→ min{δ ↑ ∞ , δ↓ ∞},˜ 时为负，因此确实存在唯一的 κ> 0 以及对应的 ∆ 1=δ↓(˜) < κ。

根据引理9和(7)对 ∆ 0 的上界，我们必须有 ˜ ∆ 1 < δ↓(0)。由于 ∆ 1→ δ↓(0) 在 ∆ 0→ δ ↑ ∞ 和 ∆1→ 0 为 ∆ 0→ δ ↑ ∞ − δ min 时成立，存在唯一的 ∆ 0 使得˜ ˜ 满足 ∆ 1 = ∆ 1 。将其记为 ∆ 0 。

以下引理表明，该过程确实会在˜当且仅当 ∆ 1 6= ∆ 1 时停止，并可用于限定其停止前的步骤数。

引理11。 对于(.)在(6)中给出的具有不动点 ∆ 1 的情况，若 ∆ n > 0 成立，则对所有 n ≥ 1，我们˜ ˜ 有 |f(∆n) −∆ 1 | ≥(1+ δ ′ ↑( 0)) · |∆n −∆ 1 | 。

证明。 对( 6 =(1+ δ ′ ↑ f ′ ∆ n −∆ n)· δ ′ ↓(∆n −δ ↑ −∆ n)+1+ δ ′ ↑ −∆ n ≥ 1+ δ ′ ↑ 0 ) 进行微分 得到()()()()()，因为当 δ ↓( .) 是凹的且递增时，对所有 T 均有 δ ′ ↑ (−∆n ) ≥ δ ′ (0) 且 δ ′ ↓( T) > 0。由此，微积分中值定理即推出该引理。

定理12。 当输入脉冲长度为 ∆0 时，带有严格因果对合通道的反馈或门具有以下输出：
如果 ∆0> ∆0，则输出最终恒定为 1。˜ 如果 ∆0< ∆0，则输出最终恒定为 0。˜
• 如果 ∆0= ∆0，则初始脉冲后的输出 ∆0 是˜ 一个具有导通时间 ∆1、周期 κ 和占空比 γ= ∆1/κ< 1 的周期性脉冲序列。
此外，前两种情况的稳定时间在˜ 数量级上为 loga( 1/|∆0 −∆0|)，其中 a= 1+ δ↑′(0)。

证明。 如果 ∆0 ≥ δ↑∞ 或 ∆0 ≤ δ↑∞ − δmin，则引理9和10表明该定理。
因此，令 ∆0 ∈(δ↑∞ − δmin, δ↑∞)。根据引理11，直到过程停止时生成脉冲的数量为 loga(1/|∆1− ∆˜1|) 量级。设 定 g(∆0) = ∆0−δ↑∞+δ↓(∆0−δ↑∞) 使得 ∆1= g(∆0)，参 见(7)，并对该函数应用微积分中值定理，我们可类似地 在引理11的证明中看出 |∆1 − ∆˜1| ≥(1+ δ↓′(0)) · |∆0 − ∆˜0| .
因此，生成脉冲的数量也处于˜ loga(1/|∆0−∆0|) 的数量级。
由于生成脉冲的周期显然被 δ↑∞ 上界限制，故稳定时间具有相同的渐近界。

最后，可以证明具有任意阈值的高阈值缓冲器可以通过适当选择 Vth 的指数通道建模。

引理13。 设 C 为具有阈值 Vth 和初始值 0 的指数通道，并设 0 ≤ Γ< Vth。则存在某个 Θ> 0，使得所有脉冲长度为 Θn ≤Θ、 n ≥ 0 且占空比为 Γn ≤ Γ、 n ≥ 1 的有限或无限脉冲序列均被 C 映射为零信号。

证明。 根据(3)，记信道 C 的时间常数为 τ，其纯延迟为 Tp，延迟函数为 δ↑ 和 δ↓。回顾 δmin= T p 对于 C。
关于初始脉冲 Θ0，我们观察到它在任何情况下都会被 C 所取消
Θ0 ≤ δ↑(∞)− δmin= −τ ln(1 − Vth), (9)
回顾(3)：由于上升沿和下降沿的延迟分别为 δ↑(∞) 和 δ↓(Θ0 −δ↑(∞))，
我们得到 Θ 0 +δ↓(Θ0 −δ↑(∞))−δ↑(∞) ≤ −δ min + δ↓(−δ min) = 0。

为了选择一个既能导致 Θ n 又能导致 n ≥ 1 抵消的合适 Θ，我们定义了该函数
f(θ)= δ↑( 1 − Γ Γ θ − T p) (10) = τ ln(1 − V th e − 1 − Γ Γ ·θ τ)+ T p − τ ln(1 − V th).
根据引理3，我们有 f(0) = T p 。在 θ= 0 处对该函数求导得到
f ′ (0)= 1 − Γ Γ · V th 1 − V th > 1
因为 Γ< V th 。根据 f ′ 的连续性和 f ′ (θ) 的递减性，这表明存在某个 Θ f > 0，使得 f ′ (θ) ≥ 1 对所有 θ ∈[0,Θf] 成立。选择 Θ= min{Θf, −τ ln(1 − Vth)/2}，对 (10) 应用微积分中值定理可得
∀θ ∈[0,Θ]: f(θ) ≥ Tp+ θ, (11)
且显然地
Θ ≤ −τ ln(1 − Vth) 2 = δ↑(∞)− δmin 2 . (12)

我们现在证明， Θ 的这一选择满足我们引理的陈述。对于初始脉冲 Θ0，我们已经知道这一点；对于其余的脉冲 Θn、 n ≥ 1，设 t1, t2,… 为输入脉冲序列中的转换时间，其脉冲长度为 Θn ≤Θ，占空比为 Γn ≤ Γ，即 t2n= t2n−1+Θn 和 t2n+1= t2n+ 1−Γn Γn Θn。注意，第 n 个脉冲的周期长度确实是 Θn+ 1−Γn Γn Θn=Θn/Γn，脉冲长度为 Θn，因此其占空比为 Θn/(Θn/Γn) = Γn。

我们通过归纳法证明
∀n> 0: δ2n−1 ≥ Tp+Θn, (13)
其中 δ2n−1 是第 (2n − 1) 次转换的延迟。由此可得，所有脉冲均被引理4所取消，依据是引理3中的等式 δmin= Tp（ δmin 为指数通道 C 的值），因为此时 Θn ≤Θ 结合 (13) 可推出 t2n= t2n−1+ Θn ≤ t2n−1+ δ2n−1 − Tp。因此，只需证明 (13) 即可。

对于基础情况 n= 1，我们注意到初始脉冲的占空比可能是任意的，因此 t1 −(t0+ Θ0) 可能任意小。然而，我们发现
δ1= δ↑(t1 − t0 −Θ0 − δ↓(Θ0 − δ↑(∞)))
≥ δ↑(−δ↓(Θ0 − δ↑(∞)))= δ↑(∞)−Θ0 ≥(δ↑(∞)+ Tp)/2= Θ+ Tp ≥Θ1+ Tp
其中我们使用了对合性质和(12)。

对于归纳步骤，我们通过引理4和归纳假设观察到 δ2n ≤ T p，从而
δ2n+1= δ↑( 1 − Γn Γn Θn − δ2n) ≥ f(Θn),
其中我们使用了 Γn ≤ Γ。根据 (10)，我们得到
δ2n+1 ≥ f(Θn) ≥ T p +Θn (14)
因为 Θn ≤Θ，证明结束。

通过让时间常数 τ 增大，因此可以实现以下结果：

引理14。 设 Θ> 0 和 0 ≤ Γ< 1。则存在一个指数通道 C，使得所有脉冲长度为 Θ n ≤ Θ、 n ≥ 0 且占空比为 Γ n ≤ Γ、 n ≥ 1 的有限或无限脉冲序列均被 C 映射为零信号。

证明。 我们重用引理13证明中的符号。
选择 V th 使得 Γ< V th < 1。我们证明存在一个 τ> 0 ，使得 (10) 和 (12) 成立。一旦证明了这一点，我们的工作就完成了，因为此时具有初始值 0、电压阈值 V th 和时间常数 τ 的指数通道 C 满足该引理陈述的性质。

我们首先确定那些满足 f′(θ) ≥ 1 的 θ 。直接计算可得， 对所有 θ 都有 f′′(θ) < 0，即 f′ 是递减的。此外，求解方程
f′(θ)= 1 − Γ Γ · Vthe− 1−Γ Γ θ τ 1 − Vthe− 1−Γ Γ θ τ = 1 (15)
给出了唯一解 Θf= τ · Γ .
因此，对所有 θ ∈[0,Θf]， f′(θ) ≥ 1。因为当 τ → ∞ 时， Θf 以及 −τ ln(1 − Vth)/2 都趋向于无穷大，所以存在一个满足 (10) 和 (12) 的 τ> 0。

通过根据定理12选择 Γ= γ(1+ε) < 1，其中 ε> 0 足够小且 Θ 足够大，持续时间为 ∆0 ≤∆0 的 SPF 输入脉冲根据引理14 被映射为指数通道的恒定零输出。设 T 为占空比为 ≥ γ(1+ ε) 的反馈环路中脉冲 ∆n, n ≥ 1 开始的时间。当选择足够大的 Θ，使得图5中的反馈环路在时间 T+ Θ 时已锁定为恒定为 1，则持续时间为˜ ∆0> ∆0 的 SPF 输入脉冲将在输出端产生单个上升转换（仅在 T+Θ 之后发生）。我们实际上可以确立：

定理15. 存在一个解决无界SPF的电路。
˜ 证明。 由于根据定理12， ∆0 ≤∆0 会产生占空比至多为 γ< Γ 的脉冲序列，因此只要选择 Θ 大于 ∆1，引理14 就保证了零‐ ˜ 输出。
对于 ∆0 ≥ δ∞，引理9 显然保证了输出端只有一个上升沿˜ 转换。对于满足 ∆0< ∆0<δ∞ 的值 ∆0，存在某个时间 T，使得一个 1 脉冲 Θn 在指数通道的输入端开始，该脉冲 （连同其后续的 0）具有占空比 Γn ≥ Γ> γ。通过选择足够大的 Θ，使得在时间 T+Θ 之前，最后一次输入转换（变为 1）已经发生，结合下面的引理14 和引理16 不仅保证了在时间 T 之前出现的所有脉冲都被取消，也保证了在时间 T+Θ 之前出现的所有脉冲都被取消：毕竟，即使是一个单一的长脉冲 Θn=Θ 仍会被取消。因此，由于在时间 T+ Θ 时指数通道的输入已稳定为 1，最终只有最后一个上升沿转换会在输出端出现。

VII. 有界SPF的不可能性

A. 信道的连续性

在本小节中，我们将证明严格因果信道在某种特定意义上是连续的，这一点我们将会精确定义。

为了比较信号，我们写 s 1 ≤ s 2，如果 s 1 为 1 时 s 2 也为 1，并用 |s1 − s 2| 表示当 s 1 的值不等于 s 2 的值时为 1 的信号。考虑将信号 s 1 和 s 2 输入到信道 C 中。对信号 s 1 处的输入跳变进行简单的归纳法已足以证明 fC(s1) ≤ fC(s2) 也成立：由于 δ↓, δ↑ 的单调性，当将 s 1 处的输入跳变替换为其在 s 2 处更早（或更晚）的匹配跳变时，每个上升（或下降）跳变的发生时间只能减少（或增加），无论 s 2 处是否存在额外的 1 脉冲。因此我们得到：

引理16。 设 s1 和 s2 为信号，使得 s1 ≤ s2，并设 C 为信道。则 C 是单调的，即 fC(s1) ≤ fC(s2)。

接下来我们定义信号的距离，基于该距离，信道将表现出连续性。

定义17. 对于一个信号 s 和一个时间 T，记 µT(s) 为 [0, T] 中 s 为 1 的总持续时间。也就是说， µT(s) 是集合 {t ∈[0, T] | s(t) = 1} 的测度。

对于任意两个信号 s1 和 s2 以及每一个 T，我们定义它们到时间 T 的距离为 (, s2)= µT(|s1 − s2|)。

详细的证明将从一个任意的有限信号 s 开始，该信号由任意但有限数量的 k 个 1 脉冲（ s= 1 成立的非零时间）组成，这些 1 脉冲之间由 0 区间（ s= 0 成立的非零时间）分隔，位于 [0, T] 内。我们将证明，在任意的 0 区间内插入任意但有限的 K 个额外的 1 脉冲序列，其持续时间为 ε1,…, εK，总持续时间为 ∑ K i=1 εi ≤ ε，会导致信号 s′ 满足 µT (s′)−µT(s) ≤ ε 以及 µT(fC(s′))−µT(fC(s)) = O(ε)，其中 ε→ 0。我们将在定理24中通过依次将 εi 插入到 s 中并限制测度的相应变化来证明这一点。请注意，这种迭代操作的可行性由引理16保证。 µT(fC(s′)) − µT(fC(s)) 的变化来源于：(i) εi 可能产生的额外输出脉冲，以及 (ii) 所有后续输出跳变不可避免的偏移 all。

我们从引理18开始，该引理揭示了对 µT(fC(s′)) 的最坏情况下的影响是由插入到（最终）0 区间起始处的输入 1 脉冲引起的。我们使用简写符号 (x)+ 表示 max(x,0)。接下来的引理19 将表明， µT(fC(s′)) 的增加值至多为 1+ δ′ ↓ (−δmin) 乘以插入的输入脉冲的持续时间。

引理 18。 设 s 是一个最终恒定的信号 0，并设 C 是在其输入端具有 s 的信道。记 tn 为 s 中最后一次（下降）跳变的时间， δn 为其在 C 的通道算法中的延迟。那么，在所有通过在时间 tn 之后添加一个长度为 ∆> 0 的脉冲到 s 上得到的 s′ 中， µT(fC(s′)) 的最大值由在时间 tn+(δn−δmin) + 添加脉冲实现（如果 δn ≥ δmin，则导致输出端最后一次转换被抵消；如果 δn ≤ δmin，则导致输入端最后一次转换向右偏移）。

证明。 我们首先对 T= ∞ 证明该引理，然后将结果推广到有限的 T。设 s ′ γ 为在时间 t n + γ 向 s 添加长度为 ∆ 的脉冲的脉冲的添加。对于所有 0 ≤ γ ≤(δn −δ min) +，从 t n 到 fC(s ′ γ) 上最后一次转换的时间为
f(γ)= γ+∆+ δ↓(∆− δ↑(γ − δ n)).
在所有满足 0 ≤ γ ≤(δn −δ min) + 的 s ′ γ 类中， µ ∞(fC(s ′ γ)) 的最大值在 f 取得最大值时达到。这是因为在该情况下，时间 t n + γ 的转换与时间 t n 的转换相互抵消。 f 的导数是
f ′ (γ)= 1 − δ ′ ↓(∆− δ↑(γ − δ n)) · δ ′ ↑(γ − δ n).
条件 f ′ (= 1/δ ′ ↑ γ − δ n ∆ = 0 )= 0 等价于 δ ′ ↓( ∆− δ(γ − δ n )) ( )，这反过来又等价于 ，如
δ↓′(−δ↑(t)) = 1/δ↑′(t) 由引理 3 得出。因此， f′(γ) 恒不为零。
由于当 γ → ∞ 时， f′(γ) → 1，且满足 limt→∞ δ↑′(t) = limt→∞ δ↓′(t) = 0 的凹的 δ↓, δ↑s， f 的导数始终为正，故 f 是递增的。这表明 γ= δn − δmin 在此类中是严格优于任何其他 γ 的选择。

对于具有 γ>(δn − δmin)+ ≥ 0 的 s′ γ 类，输出端附加脉冲的长度为
g(γ)= ∆+ δ↓(∆− δ↑(γ − δn))− δ↑(γ − δn).
由于 tn 和 tn+γ 处的跳变在此类中不会抵消，因此 µ∞(fC (s′ γ)) 的最大值在 g 的最大值处取得。但通过 δ 的单调性容易看出， g 是递减的。因此， g 的最大值在 γ=(δn− δmin)+ 处取得。

因此，无论何种情况，选择 γ= γ0=(δn−δmin)+ 都能使 µ∞(fC(s′ γ)) 最大化。根据引理4，该选择会导致 fC(s) 中最后一个（下降）转换的抵消，从而在 fC(s′) 中产生右移。这完成了对 T= ∞ 的证明。

设现在 T 为有限值。记 T0 为 fC(s′ γ0) 中最后一个下降输出跳变的时间。此时， fC(s) 和 fC(s′ γ0) 的跳变相同，仅最后一个下降跳变从 tn+δn 延迟到 T0。我们区分两种情况：(a) T ≤ T0 和 (b) T> T0。在情况 (a) 中， fC(s) 的最后一次转换在 fC(s′ γ0) 中被延迟至 T 之后。由于所有其他跳变在所有 fC(s′ γ) 中保持不变，因此当 T ≤T0 时，测度 µT(fC(s′ γ0)) 在所有 µT(fC(s′ γ)) 中达到最大。在情况 (b) 中，我们有 µT(fC(s′ γ0)) = µ∞(fC(s′ γ0)) 。但 由于 µT ≤ µ∞ 且 µ∞(fC(s′ γ 0)) 在所有 µ∞(fC(s′ γ)) 中为最大，因此 µT(fC(s′ γ 0)) 也在所有 µT(fC(s′ γ)) 中为最大。

请注意，由于上述考虑，我们可以在后续内容中将注意力限制在 T= ∞ 上。

引理 19。 设 s 是一个最终恒为 0 的信号，且设 C 是一个信道。那么，在 s 的最后一次转换时或之后添加一个长度为 ε1 的脉冲，会导致 µT(fC(s′)) ≤ µT(fC(s))+(1+ δ′ ↓(−δmin))ε1。

证明。 设 tn 为 s 中的最后一次转换， δn 为其延迟。
根据引理 18，在 µT(fC(s′)) 上的最坏情况下的影响是通过在时间 tn+(δn−δmin) + 附加脉冲实现的；称所得信号为 s′。
我们首先假设 δ n −δmin> 0。这里， s′ 中的两个新跳变为 t n+1 = t n + δ n − δ min 和 t n+2 = t n + δ n −δmin + ε 1。
它们对应的延迟分别为 δ n+1 = δ min 和 δ n+2 = δ↓（ε 1 −δ min）。
根据微积分中值定理和引理3，所产生的脉冲的持续时间为
ε 1 + δ n+2 − δ n+1 = ε 1 + δ↓(ε1 − δ min) − δ↓(−δ min)
=(1+ δ ′ ↓(ξ)) · ε1 (16)
对于某个 − δ min ≤ ξ ≤ ε 1 − δ min 。由于 δ ′ ↓ (.) 是递减的且 δ ′ ↓ 0 ≤ δ n+2 − δ n+1 ≤ δ ′ ↓ − δ min > 0 − δ min ε 1 µ T f C s ′ 1 − f C s ( )，因此我们推导出 ( )。
于是如引理中所声称的，( ( ) ( )) = ε 1 +δ n+2 − δ n+1 ≤ (1+ δ ′ ↓ − δ min)ε1 ( )。

如果 δ n −δ min ≤ 0，则 t n 在 s ′ 1 中实际上被 t n + ε 1 替代，即发生右移。如果 δ ↓( t n −t n − 1 + ε 1 −δ n − 1) ≤ δmin ，则输出信号不会改变，因为来自 t n − 1 的脉冲对 t n 的操作仍被取消。如果 δ↓(tn−tn−1+ ε1 −δn−1) > δmin，则测度会发生变化 tn+ ε1+ δ↓(tn − tn−1+ ε1 − δn−1)− tn−1 − δn−1.
使用引理4于 s 可得 tn ≤ tn−1+ δn−1 − δmin，因此测度变化至多为 ε1 − δmin+ δ↓(ε1 −δmin) ≤(1+δ↓′(−δmin) )ε1（回顾(16)式的推导）。这完成了我们的证明。

请注意，引理 19 可以迭代地应用于逐个追加任意序列的新脉冲 ε1,…, εK：在满足 ∑K i=1 εi ≤ ε 的条件下，它确保所有新插入脉冲引起的总测度变化至多为 (1+ δ↓′( −δmin))ε。 然而，除了引理19所预测的 µT(fC(s′)) 的增加（这是由于在输出端添加新的脉冲或扩大最后一个脉冲所致）之外，我们还需要考虑可能已存在于 fC(s) 中的所有后续跳变所产生的偏移：特别是考虑在 0 区间结束处的上升沿 tn+1 ，该 0 区间中插入了一个 1‐ 脉冲 ε1：插入的脉冲会改变其先前的输出跳变，从而改变延迟 δn+1。

为了限制所产生的影响，我们需要区分输入端的 0 区间在插入 ε1 时是否完全消失。前者将在引理21中讨论。否则，即如果 0 区间并未完全消失，则存在两种可能性： （i）新插入的脉冲会抵消并因此使输出信号中由 tn 引起的下降输出跳变（即 0 区间的起始点）发生右移。引理18 表明，当插入的脉冲在 tn+(δn−δmin)+ 开始时会发生这种情况（可能同时导致输入端 0 区间左端 tn 也发生右移）。引理19 将由此产生的偏移量限制在最多为 (1+ δ′ ↓(−δmin))ε1。但请注意，这种测度的变化不包括对结束 0 区间的时 间 tn+1 处转换的延迟 δn+1 可能造成的影响。后者将在引 理23中处理。对于剩余的情况（ii），即插入脉冲在 tn+ (δn − δmin) + 之后开始时，引理20 对其对 δn+2 的影响进行了限定：

引理 20。 设 s 为一个最终恒定的信号 1， tn 和 tn+1 分别表示 s 的最后一个 0 区间的开始和结束， δn 和 δn+1 表示信道 C 引起的延迟。那么，在该 0 区间内的时间 t> tn+( δ n −δ min) + 处插入一个长度为 ε 1 < tn+1 − tn 的脉冲（可能使 0 区间的结束点 t n+1 左移），将导致 δ n+1 至多减少 (1+ δ′ ↑ (−δ min)) ε 1，即 µ T(fC(s ′ )) 至多增加 (1+ δ ′ ↑(−δ min)) ε 1。

证明。 设 a= t n+1 −t n −ε 1 −δ n ，以及 v ≥ 0 为插入脉冲 ε 1 的下降沿与 t n+1 之间的差值。如果 v= 0，则在输入处信号 s t n+1 相对于 ε 1 左移。我们首先证明 a ≥ −δ min 。对于 δ n ≤ δ min ，由于 ε 1 < t n+1 − t n ，该条件显然成立。对于 δ n > δ min ，我们有 t> t n + δ n −δ min 。由于显然 t n+1 ≥ t+ ε，因此在此情况下 a ≥ −δ min 也成立。

设 η 1 ≥ 0 为插入前的 δ n+1 = δ↑(tn+1 −t n −δ n) = δ↑( a+ε 1) 与插入后的 δ ′ n+1 = δ↑(tn+1 −(tn+1 −v+δ d)) = δ↑(v −δ d) 之间的差值，其中 δ d 表示

0 0.5 1
−1
−0.5
0
T[ns]
δ(T )[ ns ]
δ↓(T) δ↑(T)
δ↓(T)
δ↑(T)
DDM↓
图7. 测得的UMC‐90反相器链在 VDD= 0.6 V下的 δ↓（蓝色）和 δ↑（红色），支持对合假设。相比之下，指数型DDM延迟函数（绿色虚线） 无法完美拟合。来自[13]。

0 5 10 15 20
[ns]
in v2
in v4
in v6
图8. UMC‐90反相器链的实测波形（实线），以及对合模型的预测（红色长上下箭头）和DDM的预测（蓝色短上下箭头）。来自[13]。

对合模型和 DDM 均表现出良好的准确性，即使在短脉冲传播过程中衰减的情况下也是如此。与 Spice 相比，仿真速度显著