10、多核片上系统设计中的硬件/软件片上通信调度与时序分析

多核片上系统设计中的硬件/软件片上通信调度与时序分析

1. 引言

在多处理器系统级芯片（MP-SoC）设计中，片上通信设计扮演着至关重要的角色。它不仅涉及硬件通信架构的设计，如通信网络和通信接口，还包括软件通信架构的设计，如操作系统、设备驱动程序、中断服务例程等。为了确保系统的高效运行，片上通信设计需要精确的调度与时序分析，以最大限度地减少通信延迟和提高整体性能。

2. 问题阐述

2.1 软件动态行为的纳入

在传统的片上通信调度中，通常忽略了软件的动态行为，如中断处理和上下文切换。然而，这些动态行为对系统性能有着显著的影响。为了提高调度的准确性，必须将这些动态行为纳入片上通信调度中。具体来说，软件的动态行为包括但不限于：

• 中断处理 ：当外部事件触发中断时，处理器需要暂停当前任务，保存上下文，并执行中断服务例程（ISR）。ISR执行完毕后，恢复上下文并继续执行原任务。
• 上下文切换 ：当一个任务需要等待资源或完成时，操作系统会切换到另一个就绪的任务。上下文切换涉及到保存当前任务的状态和加载下一个任务的状态，这会带来额外的延迟。

2.2 物理通信缓冲区共享

在多核片上系统中，多个处理器、其他知识产权核心和内存组件之间需要相互通信。这需要一个数据存储，即物理通信缓冲区，以实现通信。通常情况下，物理通信缓冲区可能会占用芯片面积的相当一部分。为了减少芯片面积，需要减少片上通信架构中物理通信缓冲区的大小。为此，提出了使不同通信共享一个物理通信缓冲区的方法，以减少所需的数据存储。