- 博客(12)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 基于OpenGl与XDMA进行Xilinx FPGA内部DDR图像的显示
上图显示的是一幅分辨率为4096x512的彩条图像，在title上，并没有截取完整，底下是在终端打印的调试信息，也会打印图像分辨率，这里使用xdma h2c 0通道进行数据搬运。这部分主要是为了将数据写回FPGA，因为图像数据从FPGA到上位机后进行了一系列的算法操作，处理完成后再通过dma写入FPGA内部的DDR。以25Hz的刷新率写入，这里设置了一个25ms的定时器，并加入线程锁，写入的操作同样借鉴xdma的官方驱动。其中，fd是xdma_h2c_0文件描述符，在之前我们使用open函数已经打开。
2025-01-22 17:56:40
413
原创 在Zynq7010下实现PS端与Microblaze间的协同计算
如题，写这篇博客的目的是为了向我的客户share一下设计的细节，同时也是为了记录一下遇到的各种问题，便于大家解决自己遇到的问题。
2024-11-25 16:46:59
1110
原创 移植sqlite3到ZynqMP
科研需要，将sqlite3移植到手里的一块开发板，ALINX公司的XCZU3EG，主控是XILINX的zynqmp。登录到sqlite的官网(https://www.sqlite.org/)上去下载最新的sqlite源代码，如下：复制进虚拟机，解压，tar xvf sqlite-autoconf-3370000.tar.gz进入解压后的目录，这里需要注意自己的交叉编译工具链，我这里的是aarch64-linux-gnu-gcc，所以我的编译命令是aarch64-linux-gnu-gcc sqli
2021-12-09 10:13:18
403
原创 LTspice使用第三方spice模型进行仿真
LTspice使用第三方spice模型进行仿真使用LTspice对第三方模型进行spice仿真，LTspice软件中自带的仿真库里没有想要的仿真器件时（如想使用TI生产的器件仿真），可采用该方法。首先在想使用器件的官方网站中查询该器件，以下以TI公司的TPS71733器件为例：这里我们选择TPS71733 Unencrypted PSpice Transient Model 未加密瞬态模型，点击下载得到.lib文件，将后缀改为.sub并保存。2.将保存的.sub文件用LTspice文件打开，
2021-10-21 22:01:40
8893
4
原创 Cadence 17.4导入XML文件到Library
Cadence 17.4导入XML文件到Library打开Capture，File->Import->Library XML打开下载好的XML文件，点击OK此时会生成一个在该XML文件相同路径下的OLB文件打开该OLB文件即可得到原理图封装
2021-10-19 10:42:20
3226
原创 Verilog学习笔记
Verilog学习笔记归约操作符归约操作符包括：归约与（&），归约与非（ ~ &），归约或（|），归约或非（~ |），归约异或（^ ），归约同或（~^）。归约操作符只有一个操作数，它对这个向量操作数逐位进行操作，最终产生一个 1bit 结果。逻辑操作符、按位操作符和归约操作符都使用相同的符号表示，因此有时候容易混淆。A = 4’b1010 ;&A ; //结果为 1 & 0 & 1 & 0 = 1’b0，可用来判断变量A是否全1~|A
2021-07-14 10:28:03
1106
原创 FPGA千兆以太网向PC传输数据时PC端需要做出的调整
**FPGA千兆以太网向PC传输数据时PC端需要做出的调整**在FPGA上使用UDP协议向PC机发送数据包时，在FPGA代码上应该设置源Mac、ip地址，目的Mac、ip地址。这里目的Mac、ip应为PC端的以太网相关参数。例：源Mac：2C-FE-07-18-67-33源ip：192.168.1.110目的Mac：你电脑的Mac地址（如果是多网卡服务器应该具体查询）目的ip：192.168.1.11（应与PC机ip在同一网段）在通讯之前PC机设置如下：1关闭防火墙并添加入站规则，允许相
2021-05-27 20:53:10
1537
原创 Quartus FIRII IP核仿真
N=2^8; %N为采样点数s_p=0:255;%正弦波一个周期的采样点数sin_data=sin(2*pi*s_p/N); %200KHz sin_data1=sin(8*pi*s_p/N); %800KHzfix_p_sin_data=fix(sin_data*127); fix_p_sin_data1=fix(sin_data1*127);fix_p_sin_data2=fix((fix_p_sin_data1+fix_p_sin_data)/2);for i=1:N ..
2021-03-18 17:18:13
1782
15
原创 FPGA实现千兆以太网发送
科研要求，使用手上的DE2-115开发板实现千兆以太网的数据发送千兆以太网使用的时钟频率为125MHz，一般的GMII接口由于收发数据所使用的数据线为8根即一个时钟周期的上升沿可以发送8bit数据，而DE2-115开发板所使用的接口为RGMII，收发数据所使用的数据线为4根，所以需要在一个时钟周期的上升沿和下降沿都进行数据的传输。如下图TX_DATA和RX_DATA。接下来就是具体的verilog代码的编写了，在这里参考了黑金开发板百兆网口的代码。以太网一帧的数据并不只包括数据，还有以太网协议用来检验
2021-02-08 20:45:47
5156
19
原创 嵌入式Linux mjpg-streamer移植教程
嵌入式Linux mjpg-streamer教程因导师项目需要，花了两天时间配置了一下在嵌入式Linux上运行mjpg-streamer相关组件， 最后可在同一局域网下通过浏览器访问嵌入式Linux上摄像头的数据嵌入式开发板 ：OMAPL138(该平台的坑数不胜数啊~)摄像头：威鑫视界(640*480)摄像头参数要确定好是否支持YUV格式，我这里有很多摄像头，有些摄像头用同样的方法最后报了很多错误，可能需要根据参数具体配置，研究的不是很深。废话不多说，直接开始步骤：1.下载jpeg源码压缩包 j
2021-01-02 13:56:56
1097
2
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人