Kilig_0504的博客

pcie ip core

基于Xilinx的图像、语音数据采集系统记录

Verilog学习笔记归约操作符归约操作符包括：归约与（&），归约与非（ ~ &），归约或（|），归约或非（~ |），归约异或（^ ），归约同或（~^）。归约操作符只有一个操作数，它对这个向量操作数逐位进行操作，最终产生一个 1bit 结果。逻辑操作符、按位操作符和归约操作符都使用相同的符号表示，因此有时候容易混淆。A = 4’b1010 ;&A ; //结果为 1 & 0 & 1 & 0 = 1’b0，可用来判断变量A是否全1~|A

科研要求，使用手上的DE2-115开发板实现千兆以太网的数据发送千兆以太网使用的时钟频率为125MHz，一般的GMII接口由于收发数据所使用的数据线为8根即一个时钟周期的上升沿可以发送8bit数据，而DE2-115开发板所使用的接口为RGMII，收发数据所使用的数据线为4根，所以需要在一个时钟周期的上升沿和下降沿都进行数据的传输。如下图TX_DATA和RX_DATA。接下来就是具体的verilog代码的编写了，在这里参考了黑金开发板百兆网口的代码。以太网一帧的数据并不只包括数据，还有以太网协议用来检验