<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[Kilig_0504的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/Kilig_0504</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; Kilig_0504]]></copyright><item><title><![CDATA[基于OpenGl与XDMA进行Xilinx FPGA内部DDR图像的显示]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/145306664</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/145306664</guid><author>Kilig_0504</author><pubDate>Wed, 22 Jan 2025 17:56:40 +0800</pubDate><description><![CDATA[上图显示的是一幅分辨率为4096x512的彩条图像，在title上，并没有截取完整，底下是在终端打印的调试信息，也会打印图像分辨率，这里使用xdma h2c 0通道进行数据搬运。这部分主要是为了将数据写回FPGA，因为图像数据从FPGA到上位机后进行了一系列的算法操作，处理完成后再通过dma写入FPGA内部的DDR。以25Hz的刷新率写入，这里设置了一个25ms的定时器，并加入线程锁，写入的操作同样借鉴xdma的官方驱动。其中，fd是xdma_h2c_0文件描述符，在之前我们使用open函数已经打开。]]></description><category></category></item><item><title><![CDATA[在Zynq7010下实现PS端与Microblaze间的协同计算]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/144029451</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/144029451</guid><author>Kilig_0504</author><pubDate>Mon, 25 Nov 2024 16:46:59 +0800</pubDate><description><![CDATA[如题，写这篇博客的目的是为了向我的客户share一下设计的细节，同时也是为了记录一下遇到的各种问题，便于大家解决自己遇到的问题。]]></description><category></category></item><item><title><![CDATA[使用DMA/Bridge Subsystem for PCI Express相关]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/125931935</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/125931935</guid><author>Kilig_0504</author><pubDate>Tue, 26 Jul 2022 11:23:25 +0800</pubDate><description><![CDATA[pcie ip core]]></description><category></category></item><item><title><![CDATA[FPGA图像、语音数据采集系统记录]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/125792718</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/125792718</guid><author>Kilig_0504</author><pubDate>Thu, 14 Jul 2022 21:29:01 +0800</pubDate><description><![CDATA[基于Xilinx的图像、语音数据采集系统记录]]></description><category></category></item><item><title><![CDATA[移植sqlite3到ZynqMP]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/121807283</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/121807283</guid><author>Kilig_0504</author><pubDate>Thu, 09 Dec 2021 10:13:18 +0800</pubDate><description><![CDATA[科研需要，将sqlite3移植到手里的一块开发板，ALINX公司的XCZU3EG，主控是XILINX的zynqmp。
登录到sqlite的官网(https://www.sqlite.org/)上去下载最新的sqlite源代码，如下：

复制进虚拟机，解压，tar xvf sqlite-autoconf-3370000.tar.gz
进入解压后的目录，这里需要注意自己的交叉编译工具链，我这里的是aarch64-linux-gnu-gcc，所以我的编译命令是
aarch64-linux-gnu-gcc sqli]]></description><category></category></item><item><title><![CDATA[LTspice使用第三方spice模型进行仿真]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/120895924</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/120895924</guid><author>Kilig_0504</author><pubDate>Thu, 21 Oct 2021 22:01:40 +0800</pubDate><description><![CDATA[LTspice使用第三方spice模型进行仿真
使用LTspice对第三方模型进行spice仿真，LTspice软件中自带的仿真库里没有想要的仿真器件时（如想使用TI生产的器件仿真），可采用该方法。

首先在想使用器件的官方网站中查询该器件，以下以TI公司的TPS71733器件为例：


这里我们选择TPS71733 Unencrypted PSpice Transient Model 未加密瞬态模型，点击下载得到.lib文件，将后缀改为.sub并保存。

2.将保存的.sub文件用LTspice文件打开，]]></description><category></category></item><item><title><![CDATA[Cadence 17.4导入XML文件到Library]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/120841515</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/120841515</guid><author>Kilig_0504</author><pubDate>Tue, 19 Oct 2021 10:42:20 +0800</pubDate><description><![CDATA[Cadence 17.4导入XML文件到Library
打开Capture，File-&gt;Import-&gt;Library XML

打开下载好的XML文件，点击OK

此时会生成一个在该XML文件相同路径下的OLB文件

打开该OLB文件即可得到原理图封装

]]></description><category></category></item><item><title><![CDATA[Verilog学习笔记]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/118088522</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/118088522</guid><author>Kilig_0504</author><pubDate>Wed, 14 Jul 2021 10:28:03 +0800</pubDate><description><![CDATA[Verilog学习笔记
归约操作符
归约操作符包括：归约与（&amp;），归约与非（ ~ &amp;），归约或（|），归约或非（~ |），归约异或（^ ），归约同或（~^）。
归约操作符只有一个操作数，它对这个向量操作数逐位进行操作，最终产生一个 1bit 结果。
逻辑操作符、按位操作符和归约操作符都使用相同的符号表示，因此有时候容易混淆。
A = 4’b1010 ;
&amp;A ;      //结果为 1 &amp; 0 &amp; 1 &amp; 0 = 1’b0，可用来判断变量A是否全1
~|A ]]></description><category></category></item><item><title><![CDATA[FPGA千兆以太网向PC传输数据时PC端需要做出的调整]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/117337430</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/117337430</guid><author>Kilig_0504</author><pubDate>Thu, 27 May 2021 20:53:10 +0800</pubDate><description><![CDATA[**
FPGA千兆以太网向PC传输数据时PC端需要做出的调整
**
在FPGA上使用UDP协议向PC机发送数据包时，在FPGA代码上应该设置源Mac、ip地址，目的Mac、ip地址。
这里目的Mac、ip应为PC端的以太网相关参数。
例：源Mac：2C-FE-07-18-67-33
源ip：192.168.1.110
目的Mac：你电脑的Mac地址（如果是多网卡服务器应该具体查询）
目的ip：192.168.1.11（应与PC机ip在同一网段）
在通讯之前PC机设置如下：
1关闭防火墙并添加入站规则，允许相]]></description><category></category></item><item><title><![CDATA[Quartus FIRII IP核仿真]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/114984763</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/114984763</guid><author>Kilig_0504</author><pubDate>Thu, 18 Mar 2021 17:18:13 +0800</pubDate><description><![CDATA[N=2^8;  %N为采样点数
s_p=0:255;%正弦波一个周期的采样点数
sin_data=sin(2*pi*s_p/N);  %200KHz  
sin_data1=sin(8*pi*s_p/N); %800KHz
fix_p_sin_data=fix(sin_data*127); 
fix_p_sin_data1=fix(sin_data1*127);
fix_p_sin_data2=fix((fix_p_sin_data1+fix_p_sin_data)/2);
for i=1:N
    ..]]></description><category></category></item><item><title><![CDATA[FPGA实现千兆以太网发送]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/113621385</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/113621385</guid><author>Kilig_0504</author><pubDate>Mon, 08 Feb 2021 20:45:47 +0800</pubDate><description><![CDATA[科研要求，使用手上的DE2-115开发板实现千兆以太网的数据发送
千兆以太网使用的时钟频率为125MHz，一般的GMII接口由于收发数据所使用的数据线为8根即一个时钟周期的上升沿可以发送8bit数据，而DE2-115开发板所使用的接口为RGMII，收发数据所使用的数据线为4根，所以需要在一个时钟周期的上升沿和下降沿都进行数据的传输。如下图TX_DATA和RX_DATA。

接下来就是具体的verilog代码的编写了，在这里参考了黑金开发板百兆网口的代码。以太网一帧的数据并不只包括数据，还有以太网协议用来检验]]></description><category></category></item><item><title><![CDATA[嵌入式Linux mjpg-streamer移植教程]]></title><link>https://blog.youkuaiyun.com/Kilig_0504/article/details/111684835</link><guid>https://blog.youkuaiyun.com/Kilig_0504/article/details/111684835</guid><author>Kilig_0504</author><pubDate>Sat, 02 Jan 2021 13:56:56 +0800</pubDate><description><![CDATA[嵌入式Linux mjpg-streamer教程
因导师项目需要，花了两天时间配置了一下在嵌入式Linux上运行mjpg-streamer相关组件，	最后可在同一局域网下通过浏览器访问嵌入式Linux上摄像头的数据
嵌入式开发板 ：OMAPL138(该平台的坑数不胜数啊~)
摄像头：威鑫视界(640*480)
摄像头参数要确定好是否支持YUV格式，我这里有很多摄像头，有些摄像头用同样的方法最后报了很多错误，可能需要根据参数具体配置，研究的不是很深。
废话不多说，直接开始步骤：
1.下载jpeg源码压缩包 j]]></description><category></category></item></channel></rss>