Complex Digital Hardware Design学习笔记(二)——终端匹配和反射

对单端I/O标准需要终端电阻情况的讨论

  1. 信号类型: 单端I/O标准在较慢的数据速率下通常不需要终端电阻。
  2. 反射问题: 长线路会导致信号反射,尤其是在高频应用中。即使信号频率低于100MHz,也会导致信号反射。
  3. 传输线效应: 当信号线变为传输线时,反射会影响信号质量。
  4. 上升时间与终端规则:
    • 基本规则: 如果上升时间 r i s e t i m e < 2 × F T rise_{time} < 2 \times FT risetime<2×FT ,则需要终端匹配和迹线阻抗控制。,其中 F T FT FT 是信号通过特定长度的PCB迹线或电缆计算得到的飞行时间
    • 飞行时间公式: F T = TraceLength × D K 11.8 FT = \frac{\text{TraceLength} \times \sqrt{D_{K}}}{11.8} FT=11.8TraceLength×DK (以纳秒和英寸为单位, D K D_{K} DK 是PCB板的介电系数)。
  5. 传播延迟: 传播延迟等于上升时间加上飞行时间。
  6. 终端设计考虑: 在活动设备的输入引脚上需要考虑终端设计,即使在低电压CMOS和TTL信号中。

例如,对于一个 10 MHz 的总线,可以根据比特率来计算比特时间。比特率(Bit Rate)与频率(Frequency)之间的关系是:比特率等于频率。
Bit Rate = 10  MHz = 10 , 000 , 000  bps \text{Bit Rate} = 10 \text{ MHz} = 10,000,000 \text{ bps} Bit Rate=10 MHz=10,000,000 bps

Bit Time = 1 Bit Rate = 1 10 , 000 , 000 = 0.0000001  seconds = 100  ns \text{Bit Time} = \frac{1}{\text{Bit Rate}}= \frac{1}{10,000,000} = 0.0000001 \text{ seconds} = 100 \text{ ns} Bit Time=Bit Rate1=10,000,0001=0.0000001 seconds=100 ns
F T = TraceLength × D K 11.8 = 60 × 4 11.8 = 10.16 n s FT = \frac{\text{TraceLength} \times \sqrt{D_{K}}}{11.8}= \frac{60 \times \sqrt{4}}{11.8}=10.16ns FT=11.8TraceLength×DK =11.8

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值