- 博客(8)
- 收藏
- 关注
RSS订阅原创 Complex Digital Hardware Design学习笔记(六)——以太网
以太网被广泛应用于每一台计算机和复杂的硬件板或系统中，主要用于连接机箱外部的设备，但也有时用于内部连接。互联网是通过城市、国家和全球范围内的互联网骨干链路连接的所有本地以太网网络。以太网由IEEE 802.3标准定义，其速度和“介质”类型（如光纤、同轴电缆、背板等）由相关修订文件（如802.3X）规定。这些文件可以从电气和电子工程师学会（IEEE）购买。
2024-10-21 10:56:35
1015
1
原创 Charger IC原理讲解与个人理解
这是在现在的笔记本中的PD(快充)、DP(显示协议)的方案，只看PD。当插入一个适配器时，通过Type-C的CC1、CC2进行握手，有的PD芯片具有识别控制IO引脚，可以通过这个做逻辑，再让电力通过进入Charger芯片。安森美的PD芯片示意图中展示是电力通过OVP（Over Voltage Protection，过压保护）直接进入到Charger芯片中去。它的主要功能是控制电池的充电过程，以确保安全、有效地为电池充电，同时延长电池的使用寿命。
2024-10-16 23:25:33
3688
1
原创 Complex Digital Hardware Design学习笔记(五)——第二章IO标准其他内容
在阈值穿越期间，输出数字波形会在几纳秒或微秒内切换多次，这可能违反内部逻辑的保持时序，或者可能使状态机误认为开关已关闭，从而采取诸如关闭系统等操作。虽然这会导致信号检测上有小延迟，但在大多数情况下，这是可以接受的。针对所有类型的外部接口，市场上都有能够支持高达几千兆位每秒的数据传输速度的设备，它们的数据手册详细列出了可以使用的场合。此外，DDRx内存子系统有时会配备额外的第9个字节通道，称为ECC，用于单比特错误纠正和双比特错误检测，从而帮助解决传输和存储过程中的错误。去抖动解决方案相对简单。
2024-10-16 22:40:39
1633
原创 Complex Digital Hardware Design学习笔记(四)——SERDES IP
SERDES 瓦片在ASIC和FPGA中的设计集成了多种功能和能力，以促进高速数据传输，同时确保可靠性和测试灵活性。随着技术的发展，保持低抖动、优化时钟分配和增强错误校正机制变得日益重要，以支持复杂的通信协议。
2024-10-14 23:50:58
764
原创 Complex Digital Hardware Design学习笔记(三)——外部并行接口
在同步模式下，处理器与同步设备（如SDRAM、FIFO和FPGA）进行通信。异步设备不依赖时钟；相反，它们在读写信号的上升沿采样数据，并在信号的下降沿发送数据。信号的持续时间根据设备的数据手册进行编程，以满足其需求。位定时的详细描述见第10章“时序分析”。
2024-10-14 23:35:50
947
原创 Complex Digital Hardware Design学习笔记(二)——终端匹配和反射
终端类型：源端使用并行终端，具有阻抗匹配。反射情况：从远端会产生一次反射，这被认为是该方案中的最后一次反射。电压水平：由于没有电压分压效应，因此电压水平不会降低，从而保持信号完整性。
2024-10-12 10:51:26
1035
原创 Complex Digital Hardware Design学习笔记(一)
I/O标准是一组在标准规范文档中定义的标准参数，允许不同芯片和电路板供应商制造能够可靠通信的设备。不同I/O标准之间的主要区别在于它们的逻辑低和逻辑高数据值的电压阈值，以及所使用的终端方案。这些I/O标准的创新旨在实现比之前的标准更高的传输速度，并且成本增加很小。I/O标准的设计和选择在数字系统中至关重要，涉及到信号完整性、速度及兼容性等多个方面。理解这些标准及其背后的原理，有助于实现高效、可靠的设备互联。
2024-10-09 19:46:05
937
美光DDR4 16GB芯片手册
2024-07-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人