仿真报错：Quartus_FPGA/Waveform.vwf specified with --testbench_vector_input_file option does not exist

最新推荐文章于 2024-10-16 23:19:33 发布
最新推荐文章于 2024-10-16 23:19:33 发布
阅读量1.1w 收藏 17
点赞数 12
CC 4.0 BY-SA版权
文章标签： fpga/cpld
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/JACK__Q/article/details/105412227
在使用Quartus进行功能仿真时，若遇到保存.vwf文件的错误，只需使用默认路径和文件名即可避免。若需自定义路径或文件名，可参考特定教程，但每次仿真可能需重新设置，较为繁琐。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

使用Quartus仿真的时候报错：
在这里插入图片描述
解决办法很简单：再点击Run Functional Simulation时会弹出窗口让你保存.vwf仿真文件。在保存.vwf仿真文件的时候用默认的路径和默认的文件名（不要自己修改）就不会报错了。
（当然如果你执意要修改这些，不想用默认的，也有办法。请参考这个帖：https://blog.youkuaiyun.com/a154299/article/details/82912863
不过稍微有麻烦，而且好像每次仿真都要重新修改目录和文件名，浪费时间，所以推荐用默认的吧）

核聚变Q
关注
quartus II波形仿真错误：Error: Waveform2.vwf.vt(30): near “,“: syntax error, unexpected ‘,‘ # ** Error 解决方法
树下等苹果的博客
12-26 1万+
一、问题 在使用quartus设计基于D触发器的4分频器时，进行波形图仿真时出现以下错误： Error: Waveform2.vwf.vt(30): near ",": syntax error, unexpected ',' # ** Error: D:/Quartus/modelsim_ase/win32aloem/vlog failed. # Executing ONERROR command at macro ./D4.do line 4 Error. 二、解决方法 在原理图设计中，我的输入
Quartus Prime基本使用方法及仿真遇到的错误
qq_39021670的博客
10-04 1万+
Quartus Prime基本使用方法前言1. 电路图2.VHDL/Verilog HDL语言3.自底向上（语言+原理图）4.两种仿真方式 前言 Quartus常用的几种设计方法，电路图、直接使用语言或者两者结合的方法，本文简要介绍三种方法及可能出现的问题以及两种仿真方式。 1. 电路图 这种方式适合门级电路，搭建简易的电路模块。 首先新建Block Diagram/Schematic File 2. 打开新创建的.bdf文件。双击空白处课添加所需门单元以及更大的电路单元。 3. 电路搭建成功后，编译即可
Quartus 仿真出现 testbench_vector_input_file option does not exist 解决方法
weixin_38649259的博客
04-04 1591
解决仿真出现 testbench_vector_input_file option does not exist 的问题
使用Quartus进行功能仿真时出现“testbench_vector_input_file option does not exist”的解决方法
Littleree的博客
08-25 1830
使用Quartus进行功能仿真时出现“testbench_vector_input_file option does not exist”的解决方法
使用Quartus进行功能仿真时出现“testbench_vector_input_file option does not exist”的解决方法...
weixin_30686845的博客
10-04 1426
环境：本人使用的Quartus 18 Prime Standard Edition 1.新建一个vmf文件 ​ 添加Node或者Bus ​ 2.点击Processing->Start->Start Test Bench Template Writer，那么在"工程文件夹/simulation/modelsim"路径下就会生成一个.vht后缀的文件（可能会因个人设置不...
关于解决quartus中modelsim仿真出现“testbench_vector_input_file option does not exist”报错文章
dgmmm的博客
04-01 1547
检查stimulation settings的时候发现仿真文件是一个不存在的文件（quartus好不智能啊qaq）使用vhdl文件创建了一个简单器件，编译成功。随后创建了一个名为muxx的vwf文件准备进行仿真。修改两个setting文件（如下图）中的仿真文件名为自己的仿真文件名。（P2 修改文件名的位置）（P1 仿真设置的位置）
Error (199013): HDL output file name "E:/intelFPGA/18.1/20231920/test3/simulation/qsim/output_files/Waveform.vwf.vt" used with --testbench_file option contains a non-existent directory path Error (199014): Vector source file E:/intelFPGA/18.1/20231920/test3/output_files/Waveform.vwf specified with --testbench_vector_input_file option does not exist Error: Quartus Prime EDA Netlist Writer was unsuccessful. 2 errors, 1 warning Error: Peak virtual memory: 4636 megabytes Error: Processing ended: Tue Mar 11 14:50:39 2025 Error: Elapsed time: 00:00:00 Error: Total CPU time (on all processors): 00:00:01 Error.
03-12
当在Quartus Prime中进行功能仿真时，如果遇到了“testbench_vector_input_file option does not exist”的错误提示，这通常意味着指定用于仿真的测试向量输入文件未能被正确识别或加载[^1]。 对于“HDL output ...
Error (199013): HDL output file name "E:/intelFPGA/TEST1/simulation/qsim/Waveform.vwf.vt" used with --testbench_file option contains a non-existent directory path quartus报错199013Error (199014): Vector source file E:/intelFPGA/TEST1/Waveform.vwf specified with --testbench_vector_input_file option does not exist Error: Quartus Prime EDA Netlist Writer was unsuccessful. 2 errors, 0 warnings Error: Peak virtual memory: 4626 megabytes Error: Processing ended: Sat Jul 15 15:35:44 2023 Error: Elapsed time: 00:00:01 Error: Total CPU time (on all processors): 00:00:01 Error.
07-16
这个错误提示表明你的Quartus Prime项目中有两个问题导致无法生成HDL输出文件。第一个问题是指定的HDL输出文件路径不存在，而第二个问题是指定的向量源文件也不存在。 要解决这个问题，你可以按照以下步骤操作： 1...
Determining the location of the ModelSim executable... Using: c:/intelfpga_lite/18.1/modelsim_ase/win32aloem/ To specify a ModelSim executable directory, select: Tools -> Options -> EDA Tool Options Note: if both ModelSim-Altera and ModelSim executables are available, ModelSim-Altera will be used. **** Generating the ModelSim Testbench **** quartus_eda --gen_testbench --tool=modelsim_oem --format=verilog --write_settings_files=off jiantongdeng1 -c jiantongdeng1 --vector_source="C:/intelFPGA_lite/18.1/Waveform.vwf" --testbench_file="C:/intelFPGA_lite/18.1/simulation/qsim/Waveform.vwf.vt" Info: ******************************************************************* Info: Running Quartus Prime EDA Netlist Writer Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition Info: Copyright (C) 2018 Intel Corporation. All rights reserved. Info: Your use of Intel Corporation's design tools, logic functions Info: and other software and tools, and its AMPP partner logic Info: functions, and any output files from any of the foregoing Info: (including device programming or simulation files), and any Info: associated documentation or information are expressly subject Info: to the terms and conditions of the Intel Program License Info: Subscription Agreement, the Intel Quartus Prime License Agreement, Info: the Intel FPGA IP License Agreement, or other applicable license Info: agreement, including, without limitation, that your use is for Info: the sole purpose of programming logic devices manufactured by Info: Intel and sold by Intel or its authorized distributors. Please Info: refer to the applicable agreement for further details. Info: Processing started: Tue Jul 01 16:50:48 2025 Info: Command: quartus_eda --gen_testbench --tool=modelsim_oem --format=verilog --write_settings_files=off jiantongdeng1 -c jiantongdeng1 --vector_source=C:/intelFPGA_lite/18.1/Waveform.vwf --testbench_file=C:/intelFPGA_lite/18.1/simulation/qsim/Waveform.vwf.vt Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance. Error (199014): Vector source file C:/intelFPGA_lite/18.1/Waveform.vwf specified with --testbench_vector_input_file option does not exist Error: Quartus Prime EDA Netlist Writer was unsuccessful. 1 error, 1 warning Error: Peak virtual memory: 4612 megabytes Error: Processing ended: Tue Jul 01 16:50:49 2025 Error: Elapsed time: 00:00:01 Error: Total CPU time (on all processors): 00:00:01 Error.
最新发布
07-02
确保在命令行参数中指定的 `--testbench_vector_input_file` 文件路径是正确的，并且文件确实存在于指定位置。例如，如果命令中指定了 `F:/jiaotong/Waveform.vwf`，应确认： - 该路径是否存在； - `Waveform.vwf` ...
Quartus II 13.1——VWF文件 仿真报错
cybrave的博客
05-29 6023
Quartus中使用VWF文件运行仿真报错——解决办法。
quartusII 13.1编译通过，仿真报错
bigmagic123的博客
05-12 2万+
# ** Error: Waveform33.vwf.vt(62): near ",": syntax error, unexpected ',' # ** Error: C:/altera/13.1/modelsim_ase/win32aloem/vlog failed. # Executing ONERROR command at macro ./baoshi.do line 4
Quartus18.1报错【Error (199014):Vector source file ./Waveform.vwf】
2301_81618761的博客
10-16 2352
Quartus18.1报错【Error (199014):Vector source file ./Waveform.vwf】
eda交通灯控制器波形输入_[EDA]仿真测试方法 一.VWF文件方式
weixin_34552424的博客
01-01 2122
工程名和顶层设计文件名cnt10。cnt10.vhd如下：LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT (CLK, RST, EN : IN STD_LOGIC; CQ : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); ...
Quartus Prime18.0 中解决仿真报错 Error: (vsim-19) Failed to access library 的问题
吉大秦少游
05-18 1万+
Quartus Prime软件本身可以通过新建VWF文件的方式进行时序和组合仿真，并根据VWF生成TestBench文件，使用时，发现在进行功能仿真（run function simulation）时出现报错如下： Error: (vsim-19) Failed to access library "cyclone_ver" at "cyclone_ver" 这种类型的错误有220处，大致意思为库文件无法加载，百度的方法只讲到了如何在Assignments->Setting和Tools->Op
fpga开发过程中遇到的一些小问题
lzr232的博客
04-24 3749
你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。分析：撤销：Ctrl/Command + Z 重做：Ctrl/Command + Y 加粗：Ctrl/Command + B 斜体：Ctrl/Command + I 标题：Ctrl/Command + Shift + H 无序列表：Ctrl/Command + Shift + U 有序列表：Ctrl/Command + Shift +
2021-05-26仿真错误解决
qq_44801858的博客
05-27 5735
simulation_>simulation setting_>restore defaults以及修改读取名称 Error (199014): Vector source file F:/jiaotong/Waveform.vwf specified with --testbench_vector_input_file option does not exist Error: Quartus Prime EDA Netlist Writer was unsuccessful. 1 error,
quartus使用教程：波形仿真
热门推荐
weixin_44337883的博客
10-27 6万+
在进行仿真时我们首先应该确定自己的仿真软件是否配置好了，如果仿真软件没有配置好，那么是没办法仿真的。仿真软件有Modelsim modelsim-Altera等。 在quartus中配置仿真软件： 将下载的仿真软件路径添加到location of executable中即可。 在设计FPGA时，要求我们有仿真的波形图，所以我们需要进行波形仿真，下面就介绍一下波形仿真如何进行。 第一步：在工程下建立.vwf文件并完成波形设计 file ->new 选择vwf ...
quartus值时序仿真出错及解决
努力为了更好
05-11 9257
问题：一开始时序仿真时，在.vwf文件里点击“start timing simulation"报错：check the nativelink log link file 解决办法：1）processing-> start->start filter; 2) processing->start->start timequest timin...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值