Modelsim仿真VIvado遇到的问题

原创 已于 2022-05-18 21:47:39 修改 · 6.3k 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Modelsim #FPGA #Vivado

于 2022-04-08 18:59:38 首次发布
本文档记录了在使用Vivado进行仿真库编译时遇到的错误和警告，包括Modelsim版本与Vivado版本不匹配、vlog-159警告、未初始化的输出端口警告以及BlockMemoryGenerator模块的行为级模拟警告。大部分问题通过更新Modelsim版本或忽略特定警告已解决，部分IP未综合完整导致的未知模块警告则需检查复位信号。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

这里写自定义目录标题

编译Vivado仿真库报错

原因是Modelsim版本和Vivado版本不匹配，更换版本之后，只有个别IP报错，不影响使用。
68324 - Vivado Simulation - Supported Third party simulators for major Vivado Design Suite release
我是10.6c+2018.3

Warning: (vlog-159) Mode option -64 is not supported in this context and will be ignored.

这个警告一直没啥影响，所以也没有管它，可能就是设置一个选项的事。
或者说是编译仿真库的时候的一个选项

launch_simulation -install_path E:/Program_Files/modelsim_dlx64_10.6c/win64pe
INFO: [Vivado 12-5698] Checking validity of IPs in the design for the 'ModelSim' simulator...
INFO: [Vivado 12-5682] Launching behavioral simulation in 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim'
INFO: [Vivado 12-4795] Using compiled simulation libraries for IPs
INFO: [USF-ModelSim-47] Finding simulator installation...
INFO: [USF-ModelSim-50] Using simulator executables from 'E:/Program_Files/modelsim_dlx64_10.6c/win64pe/vsim.exe'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [USF-modelsim-7] Finding pre-compiled libraries...
INFO: [USF-modelsim-11] File 'E:/Program_Files/Xilinx/Modelsim_Vivado_Lib/modelsim.ini' copied to run dir:'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_ip_fft2' in fileset 'sim_1'...
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/blk_mem_gen_1.mif'
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/tran_matrix_para_1024.coe'
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/bmg_rom.mif'
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/fftshift_1024.coe'
INFO: [USF-ModelSim-107] Finding global include files...
INFO: [USF-ModelSim-108] Finding include directories and verilog header directory paths...
INFO: [USF-ModelSim-109] Fetching design files from 'sim_1'...
INFO: [USF-ModelSim-2] ModelSim::Compile design
INFO: [USF-ModelSim-15] Creating automatic 'do' files...
INFO: [USF-ModelSim-69] Executing 'COMPILE and ANALYZE' step in 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim'
Reading E:/Program_Files/modelsim_dlx64_10.6c/tcl/vsim/pref.tcl

# 10.6c

# do {tb_ip_fft2_compile.do}
# ** Warning: (vlib-34) Library already exists at "modelsim_lib/work".
# ** Warning: (vlib-34) Library already exists at "modelsim_lib/msim".
# ** Warning: (vlib-34) Library already exists at "modelsim_lib/msim/xil_defaultlib".
# Model Technology ModelSim DE-64 vmap 10.6c Lib Mapping Utility 2017.07 Jul 26 2017
# vmap xil_defaultlib modelsim_lib/msim/xil_defaultlib 
# Modifying E:\Program_Files\Xilinx\Modelsim_Vivado_Lib\modelsim.ini
# ** Warning: (vlog-159) Mode option -64 is not supported in this context and will be ignored.
# Model Technology ModelSim DE-64 vlog 10.6c Compiler 2017.07 Jul 26 2017
# Start time: 18:47:20 on Apr 08,2022
# vlog -64 -incr -work xil_defaultlib ../../../../IPFFT2.srcs/sources_1/ip/bmg_rom/sim/bmg_rom.v ../../../../IPFFT2.srcs/sources_1/ip/bmg_ram/sim/bmg_ram.v ../../../../IPFFT2.srcs/sources_1/ip/xfft_1/xfft_1_sim_netlist.v ../../../../IPFFT2.srcs/sources_1/ip/blk_mem_gen_1/sim/blk_mem_gen_1.v ../../../../IPFFT2.srcs/sources_1/ip/blk_mem_gen_0/sim/blk_mem_gen_0.v ../../../../IPFFT2.srcs/sources_1/ip/fifo_generator_0/sim/fifo_generator_0.v 
# -- Skipping module bmg_rom
# -- Skipping module bmg_ram
# -- Skipping module xfft_1
# -- Skipping module xfft_1_xfft_v9_1_1
# -- Compiling module glbl
# -- Skipping module blk_mem_gen_1
# -- Skipping module blk_mem_gen_0
# -- Skipping module fifo_generator_0
# 
# Top level modules:
# 	bmg_rom
# 	bmg_ram
# 	xfft_1
# 	glbl
# 	blk_mem_gen_1
# 	blk_mem_gen_0
# 	fifo_generator_0
# End time: 18:47:21 on Apr 08,2022, Elapsed time: 0:00:01
# Errors: 0, Warnings: 1
# ** Warning: (vcom-159) Mode option -64 is not supported in this context and will be ignored.
# Model Technology ModelSim DE-64 vcom 10.6c Compiler 2017.07 Jul 26 2017
# Start time: 18:47:21 on Apr 08,2022
# vcom -64 -93 -work xil_defaultlib ../../../../IPFFT2.srcs/sources_1/ip/xfft_0/sim/xfft_0.vhd 
# -- Loading package STANDARD
# -- Loading package TEXTIO
# -- Loading package std_logic_1164
# -- Loading package NUMERIC_STD
# -- Compiling entity xfft_0
# -- Compiling architecture xfft_0_arch of xfft_0
# End time: 18:47:21 on Apr 08,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# ** Warning: (vlog-159) Mode option -64 is not supported in this context and will be ignored.
# Model Technology ModelSim DE-64 vlog 10.6c Compiler 2017.07 Jul 26 2017
# Start time: 18:47:21 on Apr 08,2022
# vlog -64 -incr -work xil_defaultlib ../../../../IPFFT2.srcs/sources_1/new/fifo_rd.v ../../../../IPFFT2.srcs/sources_1/new/fifo_wr.v ../../../../IPFFT2.srcs/sources_1/new/ip_fft.v ../../../../IPFFT2.srcs/sources_1/new/ip_fft2.v ../../../../IPFFT2.srcs/sources_1/new/ip_fifo.v ../../../../IPFFT2.srcs/sources_1/new/ip_ram.v ../../../../IPFFT2.srcs/sources_1/new/ip_ram2.v ../../../../IPFFT2.srcs/sources_1/new/top.v ../../../../IPFFT2.srcs/sim_1/new/tb_ip_fft2.v 
# -- Skipping module fifo_rd
# -- Skipping module fifo_wr
# -- Skipping module ip_fft
# -- Skipping module ip_fft2
# -- Skipping module ip_fifo
# -- Skipping module ip_ram
# -- Skipping module ip_ram2
# -- Skipping module top
# -- Skipping module tb_ip_fft2
# 
# Top level modules:
# 	tb_ip_fft2
# End time: 18:47:21 on Apr 08,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 1
# Model Technology ModelSim DE-64 vlog 10.6c Compiler 2017.07 Jul 26 2017
# Start time: 18:47:21 on Apr 08,2022
# vlog -work xil_defaultlib glbl.v 
# -- Compiling module glbl
# 
# Top level modules:
# 	glbl
# End time: 18:47:21 on Apr 08,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
INFO: [USF-ModelSim-69] 'compile' step finished in '3' seconds
INFO: [USF-ModelSim-4] ModelSim::Simulate design
INFO: [USF-ModelSim-69] Executing 'SIMULATE' step in 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim'
Program launched (PID=14728)

# ** Warning: (vsim-8683) Uninitialized out port /tb_ip_fft2/u_top/u_ip_fft/u_xfft_0/U0///(0) has no driver.

这个警告的原因应该是我的ip的部分输出端口没有接，所以导致的，没啥影响。
我很多的output都是悬空的，因为用不到

# ** Warning: (vsim-8683) Uninitialized out port /tb_ip_fft2/u_top/u_ip_fft/u_xfft_0/U0/<protected>/<protected>/<protected>(0) has no driver.
# This port will contribute value (U) to the signal network.

# Block Memory Generator module tb_ip_fft2.u_top.u_ip_ram.u_ram.inst.native_mem_module.blk_mem_gen_v8_4_2_inst is using a behavioral model for simulation which will not precisely model memory collision behavior.

使用ram ip产生的提醒，没有实际影响

xil_defaultlib中包含未知模块

在这里插入图片描述
很多，有是有有时没有，不知道触发的原因。
原因知道了，是应为我的IP没有综合完整导致的。

Break in file E:/Program_Files/Xilinx/Vivado/2018.3/data/ip/xilinx/axi_utils_v2_0/hdl/axi_utils_v2_0_vh_rfs.vhd

# ** Failure: ERROR:add_1 must be in range [-1,DEPTH-1]
#    Time: 160 ns  Iteration: 1  Protected: /tb_ip_fft2/u_top/u_fft2_top/u_ip_fft/u_xfft_0/U0/<protected>/<protected>/<protected>/<protected>/<protected>/<protected> File: E:/Program_Files/Xilinx/Vivado/2018.3/data/ip/xilinx/axi_utils_v2_0/hdl/axi_utils_v2_0_vh_rfs.vhd
# Break in file E:/Program_Files/Xilinx/Vivado/2018.3/data/ip/xilinx/axi_utils_v2_0/hdl/axi_utils_v2_0_vh_rfs.vhd

参考链接 Assertion Error in Protected Xilinx Code - How to debug?
看参考链接的时候懵懵懂懂，不知所以然，真正想清楚的时候，才豁然开朗，发现参考链接完全是对的。可能还是因为中英文表述的原因，没有读懂。
本质上，查一下自己的复位信号，复位信号出问题了
我也是在读波形的时候找到的，rst_n同时接了输入信号和输出信号。导致rst_n在输入信号拉高时，被输出信号拉成高阻态。
很遗憾的是，这种问题没有语法报错，只能自己找具体的那个地方。

大家如果有知道的，还望不吝赐教！

都看到这儿了，点个赞呗
||
\/

modelsim仿真vivado ip核方法
cigarliang1的博客
03-20 7971
对应modelsim工程案例： 生成仿真库 首先，使用vivado生成仿真库文件 本文以仿真fifo ip核和clk_wiz ip核为例，介绍如何使用modelsim仿真。 会使用生成的unisims_ver和simprims_ver库文件 生成ip核 使用vivado生成相应的ip核。Ip核中会使用相应的*_sim_netlist.v文件。 Testbench文件 写出相应的tb文件，另存为tb_fifo.v文件，如下： /// `...
vivado联合modelsim仿真
ygf___的博客
07-03 2578
vivado联合modelsim仿真
vivado与modelsim联合仿真报错。
2023年最新地推相关信息
04-29 487
vivado与modelsim联合仿真报错。
解决Vivado和ModelSim联合仿真时，重复关闭打开ModelSim的小技巧
最新发布
m0_58679714的博客
06-21 349
解决Vivado和ModelSim联合仿真时需要频繁打开关闭ModelSim的问题
modelsim编译vivado ip报错error protect region
无尽的Bug
05-20 8760
原因vivado有些IP 文件名看似是vhd但并非用vhd的语法写的。需要编译vivado的相关库。 检查你项目中的modelsim的ini文件shi
vivado生成modelsim联合仿真库报错解决方法
weixin_43462344的博客
07-16 2466
1、如果报的错误很多，有可能是vivado和modelsim的版本不匹配，这个可以通过xilinx官方文档ug973查看，通过选择不同版本文档查看不同vivado版本支持的modelsim仿真。首先要把对应的modelsim.ini文件中的VoptFlow参数置为1，再次生成仿真库，如果还不行可以用everything搜一下modelsim.ini，把不在modelsim安装文件夹下的modelsim.ini都删除，这样应该就好了。我在使用中就遇到这两个问题，写出来让大家避坑。
modelsim仿真vivado ip核方法和遇到的问题
热门推荐
sissiyung的博客
02-03 1万+
modelsim仿真vivado ip核方法和遇到的问题 1. 说明 本文用于记录操作流程以及遇到的问题和解决方法。使用的vivado版本2019.2。modelsim版本19.2。 2. 首先是生成仿真库 参考芯王国的文章 vivado2018.3 与modelsim联合仿真 在这个过程中出现了error，生成的文件夹非常小，还不到100M。tcl shell表示有一个cxl_error.log文件记录了error的情况。使用everything搜索发现该文档在c:\user\你的用户名\appdata
Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]
zyp626的博客
09-10 3380
在Vivado中已配置modelsim为仿真工具后，运行仿真，报错USF-ModelSim-70和ERROR: [Vivado 12-4473]问题确认思路，根据报错提示，是compile.bat的问题，可能是执行权限的问题，找到compile.bat脚本，执行，命令窗口直接闪退。对modelsim配置正确的license，即环境变量值LM_LICENSE_FILE设置正确的license路径。桌面直接打开modelsim，无法打开，说明的确是license问题。
modelsim独立仿真vivado工程
qq_42694831的博客
12-17 4420
由于现有笔记本带不动vivado自带的仿真工具，所以只能退而求其次，尝试用modelsim来仿真vivado工程。碰到这种软件问题，期间心酸，懂者自懂。故在此分享经验，以防不时之需，毕竟好记性不如烂笔头。由于笔者入坑FPGA才四月有余，对各方各面的理解不是很透彻，部分知识点也是一知半解不敢肯定，所以也欢迎大家批评指正、共同进步。 1、首先需要用modelsim编译xilinx库。该步骤在vivado中进行。笔者vivado版本是2019.1，modelsim版本是10.7。需注意的是，modelsim与v
modelsim 独立仿真vivado fifo IP核
李须弥的博客
02-23 5898
1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的
【FPGA】Modelsim和Vivado的使用_vivado modelsim
2401_87556630的博客
11-11 1213
对于使用Xilinx公司的FPGA芯片的工程，使用Vivado软件自带的仿真工具进行仿真是十分方便的，但缺点在于当工程量相当大的时候，使用芯片开发商自带的仿真工具进行仿真往往十分缓慢。在分析（RTL Analysis）中打开的原理图是一个抽象出的原理图，而在综合中打开的原理图是和FPGA的硬件资源直接相关的原理图。在这里（达芬奇）出现的两个器件，上面的是3.3V的，下面的是1.8V的，故选择上面的即可。通过3.5的在线烧录的方法是无法将程序烧录到板卡上去的，只有将编译好的程序烧录到开发板上的。
FPGA：调试报错Error：add_1 must be in range [-1,DEPTH-1]解决办法和调试思路
qudunan6468的博客
05-30 6951
在进行FPGA调试的过程中，进行行为仿真，能观察设计的逻辑是否正确，通常情况下需要进行run all的运行，这样才能看到信号在运行过程中的状态， 在调试的过程中遇到如下的报错： # ** Failure: ERROR:add_1 must be in range [-1,DEPTH-1] # Time: 128 ns Iteration: 1 Protected: /top_tb/DmodInst0/FirD40/U0/<protected>/<protected>/&l
vivado2018.3和modelsim10.6d进行联合仿真
Never Give Up
04-02 8170
首先确认modelsim的型号是否在modelsim10.6c及以上，没有需要重新安装 问题分析 ERROR: [Vivado 12-5602] compile_simlib failed to compile for modelsim with error in 8 libraries (cxl_error.log) 我用modelsim10.1c进行编译 （Vivado下进行Compile Simulation Libraries ）时报错，后来我想了一下，之前好像配置了modelsim和IS.
One solution to error: “Failed to compile generated C file xsim.dir/ ... /xsim_1.c“
Flynn's Blog
08-08 5134
在使用vivado进行post timing simulation时，会出现如下报错： ERROR: [XSIM 43-3409] Failed to compile generated C file xsim.dir/cmpy_v6_control_b026c1cb9d0f3349afc505b487268840_behav/obj/xsim_1.c. ERROR: [XSIM 43-3915] Encountered a fatal error. Cannot continue. Exiting...
modelsim 安装路径存在空格导致不能正常使用
优快云_userTOT的博客
10-05 1697
modelsim 仿真 vivado
Modelsim SE-64 10.4安装后，打开时出现问题
qq_36480211的博客
12-24 5111
问题描述：Modelsim - Error: can't read clients()": no such variable                   Modelsim - Error: can't read "_dients()": no such variable 解决方法：  转载：https://stackoverflow.com/questions/32314023/...
Modelsim SE-64 10.4 仿真无法stop，不出结果
星米豪乐园
04-03 1916
今天仿真时候遇到一个Modelsim SE-64 10.4 的bug，仿真后始终停在如下画面，点击stop没反应 后来发现是在删除clk信号后，仿真文件书写如下的原因： 问题应该是 always 的begin end 之间没有任何内容造成的，后来整体注释掉就好了。 问题解决。 ...
modelsim安装及易出错问题，妥妥解决
weixin_65947751的博客
07-07 4509
modelsim安装及易出错问题，妥妥解决
Modelsim SE-64 2020.4 不能关闭优化的错误及其解决 Error (suppressible): (vsim-12110)
刘恩明的博客
08-17 5237
Modelsim SE-64 2020.4 不能关闭优化的错误及其解决 Error (suppressible): (vsim-12110) All optimizations are disabled because the -novopt option is in effect. This will cause your simulation to run very slowly. If you are using this swit
modelsim仿真vivado ip核
01-02
### 如何在ModelSim中进行Vivado IP核的仿真配置与操作 #### 准备工作 为了能够在ModelSim中成功仿真来自Vivado的设计，特别是其中包含的各种IP核，前期准备至关重要。这不仅涉及到环境设置还涉及到了解具体的命令和参数。对于想要脱离Vivado集成开发环境而单独使用ModelSim来验证设计的情况来说，确保所有必要的库已经被正确安装并可访问是非常重要的[^1]。 #### 导出Vivado IP核库 当目标是在ModelSim中独立于Vivado运行仿真时，第一步是从Vivado环境中导出所需的IP核及其依赖项。这一过程通常包括创建一个可以被外部工具识别和支持的包。通过特定选项生成INI文件可以帮助简化这个过程中的一些复杂度，并使得后续步骤更加顺畅[^3]。 #### 设置ModelSim项目结构 一旦拥有了从Vivado导出的所有必要组件之后，在ModelSim中的下一步就是建立适当的工作空间布局以便能够顺利加载这些资源。此阶段可能需要调整一些编译选项或是路径变量以适应本地系统的实际情况。例如，指定`-L`标志指向Xilinx提供的模拟原语库的位置，这对于某些类型的IP可能是必需的操作之一[^5]。 #### 编写Do/Tcl脚本自动化流程 考虑到手动执行上述每一步骤可能会耗费大量时间并且容易出错，编写一段TCL/DO脚本来自动完成整个准备工作是一个明智的选择。这段脚本应当能处理诸如初始化库、映射目录、读取顶层模块以及启动实际仿真的任务。下面给出了一段简单的示例代码用于说明目的： ```tcl # 初始化所需库 vlib work vmap unisims_ver $env(XILINX)/verilog/src/unisims vmap secureip $env(XILINX)/secureip # 添加RTL源码和其他相关文件 vlog -work work {path_to_your_sources} # 运行测试平台 vsim -novopt work.top_module_name do wave.do ;# 假设有一个预定义好的波形显示配置文件wave.do run -all ``` 以上代码片段展示了如何利用Tcl语言控制ModelSim的行为，从而实现对由Vivado产生的Verilog/VHDL代码的有效仿真。请注意替换占位符（如`{path_to_your_sources}`）为对应的实际值之前再尝试运行该脚本[^4]。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值