Modelsim仿真VIvado遇到的问题

原创 已于 2022-05-18 21:47:39 修改 · 6.6k 阅读 · 8 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Modelsim #FPGA #Vivado

于 2022-04-08 18:59:38 首次发布
本文档记录了在使用Vivado进行仿真库编译时遇到的错误和警告，包括Modelsim版本与Vivado版本不匹配、vlog-159警告、未初始化的输出端口警告以及BlockMemoryGenerator模块的行为级模拟警告。大部分问题通过更新Modelsim版本或忽略特定警告已解决，部分IP未综合完整导致的未知模块警告则需检查复位信号。

这里写自定义目录标题

编译Vivado仿真库报错

原因是Modelsim版本和Vivado版本不匹配，更换版本之后，只有个别IP报错，不影响使用。
68324 - Vivado Simulation - Supported Third party simulators for major Vivado Design Suite release
我是10.6c+2018.3

Warning: (vlog-159) Mode option -64 is not supported in this context and will be ignored.

这个警告一直没啥影响，所以也没有管它，可能就是设置一个选项的事。
或者说是编译仿真库的时候的一个选项

launch_simulation -install_path E:/Program_Files/modelsim_dlx64_10.6c/win64pe
INFO: [Vivado 12-5698] Checking validity of IPs in the design for the 'ModelSim' simulator...
INFO: [Vivado 12-5682] Launching behavioral simulation in 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim'
INFO: [Vivado 12-4795] Using compiled simulation libraries for IPs
INFO: [USF-ModelSim-47] Finding simulator installation...
INFO: [USF-ModelSim-50] Using simulator executables from 'E:/Program_Files/modelsim_dlx64_10.6c/win64pe/vsim.exe'
INFO: [SIM-utils-51] Simulation object is 'sim_1'
INFO: [USF-modelsim-7] Finding pre-compiled libraries...
INFO: [USF-modelsim-11] File 'E:/Program_Files/Xilinx/Modelsim_Vivado_Lib/modelsim.ini' copied to run dir:'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim'
INFO: [SIM-utils-54] Inspecting design source files for 'tb_ip_fft2' in fileset 'sim_1'...
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/blk_mem_gen_1.mif'
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/tran_matrix_para_1024.coe'
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/bmg_rom.mif'
INFO: [SIM-utils-43] Exported 'F:/MyTest/FPGA/IPFFT2/IPFFT2.sim/sim_1/behav/modelsim/fftshift_1024.coe'
INFO: [USF-ModelSim-107] Finding global include files...
INFO: [USF-ModelSim-108] Finding include directories and verilog header directory paths...
INFO: [USF-ModelSim-109] Fetching design files from 'sim_1'...
INFO: [USF-ModelSim-2] ModelSim::Compile design
INFO: [USF-ModelSim-15] Creating automatic 'do' files...
INFO: [USF-Mode
最低0.47元/天 解锁文章
FPGA：调试报错Error：add_1 must be in range [-1,DEPTH-1]解决办法和调试思路
qudunan6468的博客
05-30 7552
在进行FPGA调试的过程中，进行行为仿真，能观察设计的逻辑是否正确，通常情况下需要进行run all的运行，这样才能看到信号在运行过程中的状态， 在调试的过程中遇到如下的报错： # ** Failure: ERROR:add_1 must be in range [-1,DEPTH-1] # Time: 128 ns Iteration: 1 Protected: /top_tb/DmodInst0/FirD40/U0/<protected>/<protected>/&l
Vivado学习笔记一
怠桑的博客
08-06 8332
Nexys 4 DDR学习笔记一新建工程源文件仿真综合约束方法一：利用I/O Planning方法二：手动输入约束命令设计实现 新建工程 1.打开Vivodo2019.1 2.点击Create Project 点击Next 为新建工程命名，注意路径和名字不要有中文 点击Next 选择RTL project，源文件之后再配置，勾选Do not specify sources at this time 选好了之后点击Next 选择FPGA版型号，Nexys4 DDR对应型号为xc7a100tcsg32
Vivado设计流程（三）功能仿真
Running Snail
10-17 6574
(1)创建激励测试文件，在 Source中右击选择 Add sources (2)如图1所示，在 Add Sources界面中选择第三项 Add or create simulationsources，单击Next按钮。 (3)如图2所示，单击 Create file按钮创建一个仿真激励文件。 (4)如图3所示，输入激励文件名称,单击OK按钮 (5)如图4所示，确认添加完成之后单击 Finish按钮,因为是激励文件不需要对外端口，所以Port部分空着即可，单击OK按钮。 图1
vivado与modelsim联合仿真报错。
2023年最新地推相关信息
04-29 616
vivado与modelsim联合仿真报错。
modelsim编译vivado ip报错error protect region
无尽的Bug
05-20 9052
原因vivado有些IP 文件名看似是vhd但并非用vhd的语法写的。需要编译vivado的相关库。 检查你项目中的modelsim的ini文件shi
modelsim 仿真vivado ip
diankui7151的博客
04-24 1309
modelsim 仿真vivado clk_wiz、ram、fifo IP的设置步骤
modelsim仿真vivado ip核方法
cigarliang1的博客
03-20 8185
对应modelsim工程案例： 生成仿真库 首先，使用vivado生成仿真库文件 本文以仿真fifo ip核和clk_wiz ip核为例，介绍如何使用modelsim仿真。 会使用生成的unisims_ver和simprims_ver库文件 生成ip核 使用vivado生成相应的ip核。Ip核中会使用相应的*_sim_netlist.v文件。 Testbench文件 写出相应的tb文件，另存为tb_fifo.v文件，如下： /// `...
【FPGA】Modelsim和Vivado的使用_vivado modelsim
2401_87556630的博客
11-11 1326
对于使用Xilinx公司的FPGA芯片的工程，使用Vivado软件自带的仿真工具进行仿真是十分方便的，但缺点在于当工程量相当大的时候，使用芯片开发商自带的仿真工具进行仿真往往十分缓慢。在分析（RTL Analysis）中打开的原理图是一个抽象出的原理图，而在综合中打开的原理图是和FPGA的硬件资源直接相关的原理图。在这里（达芬奇）出现的两个器件，上面的是3.3V的，下面的是1.8V的，故选择上面的即可。通过3.5的在线烧录的方法是无法将程序烧录到板卡上去的，只有将编译好的程序烧录到开发板上的。
modelsim 独立仿真vivado fifo IP核
李须弥的博客
02-23 6129
1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的
vivado生成modelsim联合仿真库报错解决方法
weixin_43462344的博客
07-16 2748
1、如果报的错误很多，有可能是vivado和modelsim的版本不匹配，这个可以通过xilinx官方文档ug973查看，通过选择不同版本文档查看不同vivado版本支持的modelsim仿真。首先要把对应的modelsim.ini文件中的VoptFlow参数置为1，再次生成仿真库，如果还不行可以用everything搜一下modelsim.ini，把不在modelsim安装文件夹下的modelsim.ini都删除，这样应该就好了。我在使用中就遇到这两个问题，写出来让大家避坑。
modelsim仿真vivado ip核方法和遇到的问题
热门推荐
sissiyung的博客
02-03 1万+
modelsim仿真vivado ip核方法和遇到的问题 1. 说明 本文用于记录操作流程以及遇到的问题和解决方法。使用的vivado版本2019.2。modelsim版本19.2。 2. 首先是生成仿真库 参考芯王国的文章 vivado2018.3 与modelsim联合仿真 在这个过程中出现了error，生成的文件夹非常小，还不到100M。tcl shell表示有一个cxl_error.log文件记录了error的情况。使用everything搜索发现该文档在c:\user\你的用户名\appdata
Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]
zyp626的博客
09-10 3832
在Vivado中已配置modelsim为仿真工具后，运行仿真，报错USF-ModelSim-70和ERROR: [Vivado 12-4473]问题确认思路，根据报错提示，是compile.bat的问题，可能是执行权限的问题，找到compile.bat脚本，执行，命令窗口直接闪退。对modelsim配置正确的license，即环境变量值LM_LICENSE_FILE设置正确的license路径。桌面直接打开modelsim，无法打开，说明的确是license问题。
** Error: (vlog-7) Failed to open design unit file “ “ in read mode.
UKR_FPGA_LY的博客
11-01 2283
Modelsim error；Failed to open design unit file " " in read mode.
modelsim仿真报错
Lay_37的博客
06-13 1266
解决办法：查看下相应程序的复位信号是否给对了。
vivado2018.3和modelsim10.6d进行联合仿真
Never Give Up
04-02 8538
首先确认modelsim的型号是否在modelsim10.6c及以上，没有需要重新安装 问题分析 ERROR: [Vivado 12-5602] compile_simlib failed to compile for modelsim with error in 8 libraries (cxl_error.log) 我用modelsim10.1c进行编译 （Vivado下进行Compile Simulation Libraries ）时报错，后来我想了一下，之前好像配置了modelsim和IS.
One solution to error: “Failed to compile generated C file xsim.dir/ ... /xsim_1.c“
Flynn's Blog
08-08 5494
在使用vivado进行post timing simulation时，会出现如下报错： ERROR: [XSIM 43-3409] Failed to compile generated C file xsim.dir/cmpy_v6_control_b026c1cb9d0f3349afc505b487268840_behav/obj/xsim_1.c. ERROR: [XSIM 43-3915] Encountered a fatal error. Cannot continue. Exiting...
modelsim 安装路径存在空格导致不能正常使用
优快云_userTOT的博客
10-05 1848
modelsim 仿真 vivado
Modelsim独立仿真DDR4
青春易逝，愿不负昭华，期待梦与远方
09-15 6206
前言 DDR4 MIG可以使用vivado自带的仿真器作仿真；也可以使用vivado软件打开modelsim的方式，使用modelsim仿真。如果，独立使用modelsim对DDR4 MIG进行仿真，则会遇到很多关于IP、关于路径等繁琐问题，本文对相关问题作整理。 1、打开DDR4 example示例工程。 首先使用vivado软件打开modelsim的方式，在modelsim平台对DDR4 example工程作仿真。 2、vivado导出do文件 通过该方式获得需要添加到modelsim中的
ISE软件中关于功能仿真点击Simulate Behavioral Model后出现的问题的其他情况及其解决办法
酒中欢的博客
10-31 6702
出现的问题 点击Simulate Behavioral Model后提示以下错误： Model Technology’s vsim executable cannot be found by Project Navigator.Please go to the ‘Edit’menu,select’preferences’and then select the ‘Integrated tools’tab.Using this dialog select the ModelSim executable that
modelsim仿真vivado ip核
最新发布
01-02
### 如何在ModelSim中进行Vivado IP核的仿真配置与操作 #### 准备工作 为了能够在ModelSim中成功仿真来自Vivado的设计，特别是其中包含的各种IP核，前期准备至关重要。这不仅涉及到环境设置还涉及到了解具体的命令...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值