- 博客(6)
- 资源 (3)
- 收藏
- 关注
RSS订阅原创 FPGA NVMe Host控制器介绍与测试
FPGA NVMe Host控制器采用纯PL 设计，设计语言为Verilog，支持NVMe硬盘PCie EP初始化，支持NVMe配置寄存器空间初始化，支持Admin指令管理，组要包括可识别命名空间和控制器数据结构，以及Namespace list ID的获取；同时支持IO队列的创建。NVme 读操作波形如下，用户侧支持31bit的总扇区数进行读写，NVMe Host控制器内部惊醒指令拆分。NVme 写操作波形如下，用户侧支持31bit的总扇区数进行读写，NVMe Host控制器内部惊醒指令拆分。
2024-05-05 10:49:09
715
2
原创 ** Warning: (vsim-3473) Component instance “＜protected＞ : ＜protected＞“ is not bound.
FPGA；modelsim
2023-11-01 17:26:39
460
1
原创 ** Error: (vlog-7) Failed to open design unit file “ “ in read mode.
Modelsim error；Failed to open design unit file " " in read mode.
2023-11-01 16:50:37
1909
2
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人