干货 | 如何利用 7 系列 FPGA 中的 POST_CRC 试错

最新推荐文章于 2025-07-24 21:57:21 发布
最新推荐文章于 2025-07-24 21:57:21 发布
阅读量260 收藏 1
点赞数
CC 4.0 BY-SA版权
文章标签： fpga开发
原文链接：https://mp.weixin.qq.com/s?__biz=MzU1MDE0MjcxMQ==&mid=2247498905&idx=1&sn=c96a646ae91cdc2335ae9cf004b46805&chksm=fa9bbb0fd8de103d78c41e119ffb3223b5ff31c85c5f468a272b0728ca0206142095648dbe73&scene=126&sessionid=0
本文介绍了如何在FPGA配置过程中使用POST_CRC进行单粒子翻转（SEU）检测，以及如何通过编辑PRE_COMPUTEDCRC值来测试错误。然而，赛灵思推荐在新架构中使用SoftErrorMitigation（SEMIP）以提供更强的调试能力。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

点击蓝字关注我们

关注、星标公众号，精彩内容每日送达
来源：网络素材

注意：本博文介绍了利用 POST_CRC 试错的方法，但总体而言，赛灵思推荐在所有架构上使用 Soft Error Mitigation (SEM) IP。SEM IP 提供了一种可用于测试 SEU 检测与纠正能力的机制并提供了更强大的调试能力。

本博文中讨论的功能仅支持 7 系列器件。

43b1fd37d22454827f0e3e68111c359e.jpeg

  1. 一般 CRC 校验

在一般比特流加载过程中，CRC 校验利用 CRC 寄存器进行。该“CRC 寄存器”的描述详见《7 系列 FPGA 配置用户指南》(官网搜索 UG470)。

FPGA 在比特流被加载时计算 CRC 值，然后该值与在比特流加载结束时预期的 CRC 值进行比较。如果两个值匹配，则FPGA 成功加载。

一般情况下默认启用 CRC 校验。比特流属性为 BITSTREAM.GENERAL.CRC，其中有效选项包括“ENABLE”（启用）或“DISABLE”（禁用）。

  1. 回读 CRC/POST CRC 校验

POST_CRC 校验在配置 FPGA 之后，设计运行过程进行。

一般情况下，比特流 CRC 校验是一种独立功能，具有其自己的 CRC 校验寄存器。POST_ CRC 校验具有用于存储校验值的不同以上比特流 CRC 的寄存器。

启用 POST_CRC 校验的目的

启用 POST_CRC 校验的目的是检测单粒子翻转 (SEU)。SEU 导致配置存储器中的数位翻转。POST_CRC 可与 FRAME_ECCE2 原语配合使用，以便提供针对此等错误的额外功能和更好的可见性。我们可利用 FRAME_ECCE2 的输出监控错误检查和纠正 (ECC) 和回读 CRC 电路的状态。

如需了解更多有关 FRAME_ECCE2 原语的详细信息，请参阅《Vivado Design Suite 7 系列 FPGA 和 Zynq-7000 SoC 库指南》(官网搜索 UG953)。

用户通常想要测试这种崩溃发生时的实例，以便确保此等错误被成功检测到。测试插入错误的一种方法是编辑 PRE_COMPUTED CRC 值。

测试插入错误的步骤

将以下设置放置在设计 XDC 中：

set_property POST_CRC ENABLE [current_design]

#Enables the Post CRC checking


set_property POST_CRC_SOURCE PRE_COMPUTED [current_design]

#Determines an expected CRC value from the bitstream


set_property POST_CRC_ACTION CONTINUE [current_design]

#Even if a CRC error is detected, continue CRC checking.

#Other options include HALT, CORRECT_AND_CONTINUE and CORRECT_AND_HALT

set_property POST_CRC_INIT_FLAG ENABLE [current_design]

#Leaves the INIT_B pin enabled as a source of the CRC error signal. Useful especially if FRAME_ECC is not used

如需了解更多有关这些设置的详细信息，请参阅《Vivado Design Suite 属性参考指南》(官网搜索 UG912)。

运行设计流程并生成比特流。在生成了比特流之后，PRE_COMPUTED CRC 的值可在 .bit 文件中校验。该值会是非零值。

26388768496161ee047f49bf13774f46.png

若要确定 PRE_COMPUTED CRC 值在比特流中的哪个位置，可查阅《7 系列 FPGA 配置用户指南》(UG470) 中的示例 7 系列比特流。

882ef12aab30e06725ee132d4cf3b976.png

若要测试插入错误，您就要禁用一般 CRC 校验，以便让比特流成功载入。切记，如果对位于正常 CRC 覆盖范围内的比特流进行了任何编辑，即会标注 CRC 错误并阻止比特流加载。

若要禁用一般 CRC 校验，您应使用以下设置：

set_property BITSTREAM.GENERAL.CRC DISABLE [current_design]

#Disables the general CRC checking


set_property POST_CRC ENABLE [current_design]

#Enables the Post CRC checking


set_property POST_CRC_SOURCE PRE_COMPUTED [current_design]

#Determines an expected CRC value from the bitstream


set_property POST_CRC_ACTION CONTINUE [current_design]

#Even if a CRC error is detected, continue CRC checking.

#Other options include HALT, CORRECT_AND_CONTINUE and CORRECT_AND_HALT


set_property POST_CRC_INIT_FLAG ENABLE [current_design]

#Leaves the INIT_B pin enabled as a source of the CRC error signal.Useful especially if FRAME_ECC is not used

再次运行设计流程并生成比特流。

在生成比特流之后，您应观察 PRE_COMPUTED CRC 的值是否为零。这是禁用 GENERAL.CRC 的结果，以便进行错误测试。

由于预计有前面的非零值，要配置器件并观察其行为。

INIT_B 引脚的监控应显示 CRC 错误。

FRAME_ECCE2 也可被用于接收连接到 ILA 上的 FRAME_ECCE2 发出的输出信号。然后它将有可能观察到 CRCERROR。

下文的例化可被用于 FRAME_ECCE2 原语的连接：

ed9826c86f158e9f171269cd5eec24ad.png

然后输出可被传输给 ILA。

当器件被编程后，通过校验 ILA 上的信号，它应有可能查看类似于以下示例的输出。例如，由于未找到预期的非零 PRE_COMPUTED 值，标注了 CRCERROR 错误。

62376a07dabe95c45ad2ed41045a74fa.png

可以理解的是，大部分用户都想要测试错误检测，以确定在此等错误被检测到时，将会以某种形式予以报告。该测试可让用户坚信，在真实的情景中，错误会被正确检测并报告。

如上文所述，由于 SEM IP 所提供的能力，赛灵思推荐使用 SEM IP，而不是 POST_CRC。POST_CRC 的功能在较新的架构中不受支持。

affae4fd1d4a8ea177540532a3597960.jpeg

想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索

Hack电子
关注
如何开启FPGA中的最基本的SEU检错纠错功能
qq_43416206的博客
11-15 843
BRAM虽然也是数量较多的存储单元模块，但Xilinx的BRAM可以开启自带的ECC校验功能，纠正SEU或者其他问题导致的数据错误。这里提供一个简单的demo设计，本身的功能是按一定次序循环点亮开发板上的LED灯。SEM IP可以通过不间断地循环扫描FPGA的CRAM，快速检测出其中是否有存储单元内容和初始值不一致，并且可以把已经被翻转的存储单元的值修复为原来的值。观测SEMIP的状态输出信号，或者查看串口打印的报告，你就已经可以知道设计当前是否正常运行，还是已经出现了SEU错误，并且相应做出正确决策了。
FPGA部分重配置的基本介绍
坚持
11-24 4974
1.1 Overview  Timemultiplex hardware dynamically on a single FPGA is advantageous: figure1.1  Basic Premise of Partial Reconfiguration   Aftera full BIT file configures the FPGA, partial BIT fil
UltraScale Soft Error Mitigation
timewh的专栏
08-23 5146
https://forums.xilinx.com/t5/%E5%85%B6%E4%BB%96FPGA%E5%99%A8%E4%BB%B6%E6%9E%B6%E6%9E%84/Xilinx-%E8%BD%AF%E9%94%99%E8%AF%AF%E7%BC%93%E8%A7%A3-SEM-IP%E5%86%85%E9%83%A8%E5%B7%A5%E4%BD%9C%E6%9C%BA%E7%90%86/td-p/982260
Xilinx 官方论坛帖子、AR、Knowledge记录
山音水月
01-23 2258
文章目录论坛帖子core_generation_info属性的用途 论坛帖子 core_generation_info属性的用途 does the “core_generation_info” attribute affect the implementation of the core
Vivado软件进行BIT文件回读和校验
Lee_tr的博客
06-18 2056
5.在tcl控制台输入命令create_hw_bitstream -hw_device [current_hw_device] -mask 你的文件名字.msk(mask后的名字为你生成的文件名字，需要使用pwd查询当前tcl控制台路径，先将该文件放入tcl路径中)4.在tcl控制台输入命令create_hw_bitstream -hw_device [current_hw_device]3.执行readback_hw_device -bin_file a.bin回读回刚刚下载的bit文件。
xilinx fpga SEM
timewh的专栏
04-24 1939
SEM https://www.xilinx.com/video/fpga/seu-integration-test-by-error-injection.html data2mem ICAP USR_ACCESSE2 STARTUPE3 FRAME_ECCE3
vivado生成的bit,bin文件压缩方法
weixin_62432906的博客
05-15 4173
vivado生成的bit,bin文件压缩方法
POST_CRC_ACTION
cckkppll的博客
08-11 341
POST_CRC_ACTION
vivado 布线约束
cckkppll的博客
01-02 1591
vivado 布线约束
【约束文件】
qq_50670020的博客
04-20 682
时序约束，物理约束
Xilinx PCIe IP核示例工程代码分析与仿真
热门推荐
w0shishabi的博客
10-08 1万+
@ 【PG054】7 Series Integrated Block for PCI Express IP核的学习中学习了7 Series Integrated Block for PCI Express IP核的一些基础知识，下面通过仿真进一步理解。 1 工程建立 只进行仿真设计，随便配置成Endpoint器件就行。 1 page1：Basic 2 page2: IDs 3 page3: BARs 4 page4: Core Capabilities 5 page5: Interrupts 设置
数字系统自动设计：从C++到门级网表
最新发布
keny-大成的博客
07-24 465
数字系统自动设计（Automated Digital Design）利用计算机辅助工具和算法实现数字电路设计全流程自动化，包含高层次综合（HLS）、逻辑综合、布局布线等关键环节。主流工具链覆盖从算法级描述到物理实现的完整过程：Cadence Stratus和Xilinx Vitis HLS支持C++到RTL转换；Synopsys Design Compiler执行逻辑综合；Cadence Innovus处理物理设计。开源方案如Yosys和Verilator提供替代选择。该技术通过形式化验证确保设计正确性，采
FPGA基础 -- Verilog 访问寄存器数组的指定位示例
sz66cm 学习随笔
07-16 457
本文介绍了 Verilog 中多维寄存器数组的访问 方法，主要涵盖五种场景：1）访问指定偏移寄存器；2）访问寄存器某一位；3）修改寄存器某一位；4）访问寄存器连续多位；5）组合访问多个寄存器的位。通过示例代码和表格总结，详细说明了不同访问方式的语法格式和应用场景，包括动态索引和位切片操作。这些技巧适用于处理寄存器数组的读写操作，是硬件描述语言编程的基础知识。
【PZ-VU13P-KFB】——Virtex UltraScale + 架构下的超高速信号处理标杆，实现高性能系统的部署。
hongying321的博客
07-21 1005
璞致电子推出PZ-VU13P-KFB高端FPGA开发板，基于Xilinx Virtex UltraScale+ XCVU13P芯片，集成3780K逻辑单元和4路100G QSFP28光接口，支持超高速信号处理与光通信。其核心特性包括：16GB DDR4存储、PCIe3.0x8高速接口以及丰富的开发工具链支持。该产品适用于100G光通信、多通道雷达处理、超高速数据采集等尖端场景，为科研与工业应用提供高性能解决方案。璞致电子凭借十余年FPGA领域经验，致力于为全球客户提供可靠信号处理方案。
FPGA 如何实现另一个 FPGA？
OpenFPGA的博客
07-23 375
可以把写好的逻辑电路（通常是 Verilog/VHDL）通过工具综合、布局布线、烧写进去，让一块芯片变成“你想要的电路”。更重要的是，OpenFPGA 本身就是开源的，你可以把它用于教学、研究、探索架构、甚至 tape-out 前的原型验证。最终你会得到一个在真实 FPGA 上运行的 “可配置逻辑网络”，也就是你自己的“软核 FPGA”。： 不再是用别人造好的芯片，而是自己动手定义一套“芯片的内核”，并用代码亲自搭出来。你不仅能跑 HDL，还能造 HDL 运行的平台，真正从“使用者”进化为“创造者”。
离线环境下如何优雅地部署 Mentor Questa
CFAteam的博客
07-24 387
Mentor Questa（前称 ModelSim SE）是Siemens EDA旗下的重要数字仿真平台，被广泛用于ASIC和FPGA的功能验证、测试平台搭建和UVM流程开发。相比Synopsys VCS和Cadence Xcelium，Questa更注重仿真引擎的灵活性与图形交互性。但在实际部署中，很多客户面临着无法联网或内网部署场景。在这些情况下，如何优雅地安装配置并使用 Mentor Questa 成为一项挑战。CFA Team 结合长期服务经验，为你梳理出一套可执行可维护可复制的离线部署全流程指南
LAYOUT 什么时候需要等长布线？
eydj2008的专栏
07-24 183
等长布线是高速数字和精密模拟电路设计的关键技术，主要用于差分信号对（如USB/HDMI）、并行总线（DDR内存）和多路同步信号等场景，要求长度差控制在几mil至几十mil不等。核心设计要点包括采用蛇形线补偿、分段匹配和工具辅助计算，需确保信号层叠对称。例外情况包括低频信号和非关键单端信号。等长布线能有效消除信号延迟差异，对维持高速系统信号完整性至关重要，需结合协议标准和仿真工具进行优化设计。
璞致复旦微系列开发板——提供卓越的算力、超低功耗及稳定的安全性，国产FPGA嵌入式开发的安全可靠之选
hongying321的博客
07-23 526
璞致电子推出基于复旦微芯片的系列国产FPGA开发板，包括PZ7020F、PZ7045F等多款型号，满足工业控制、物联网等场景需求。产品采用工业级设计，具备出色可靠性、抗干扰能力和安全特性，通过EMC测试并支持数据加密。开发板提供丰富接口（千兆网口/HDMI/PCIE等）和1-8GB存储配置，核心板采用邮票孔/120P连接器设计。璞致提供完善技术支持（文档/代码/咨询），助力客户加速产品研发。公司专注于软件无线电和嵌入式平台解决方案。
再谈fpga开发（fpga开发的几个差异）
嵌入式-老费，一个分享专业嵌入式知识的blog
07-24 386
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】         学习嵌入式的同学都知道，嵌入式一般分成这几种chip，有51，有stm32 mcu，有soc，有dsp，有gpu，有npu，最后一种就是fpga。前面几种一般就是软件编程为主，应用也比较广，只有最后一种fpga，它的使用和前面几种差异很大，听说过的人多，用的人少。今天正好来聊一聊。
gpio转usb fpga
03-29
### FPGA GPIO 到 USB 转换的实现 #### 实现概述 FPGA 的 GPIO 到 USB 转换是一种常见的设计需求，尤其是在嵌入式系统中。这种转换可以通过多种方式完成，具体取决于目标应用的需求以及可用资源。一种常见的方式是利用 FPGA 内部逻辑来模拟 USB 协议栈并将其连接至外部物理接口芯片（如 USB PHY）。另一种方法则是借助专用 IP 核或第三方解决方案简化开发流程。 在实际项目中，可以参考类似 CCI (Camera Control Interface) 的架构思路[^2]，其中硬件模块负责处理复杂的协议交互，而软件仅需向命令队列发送简单的指令即可完成操作。这种方法不仅提高了系统的稳定性，还显著降低了驱动程序复杂度。 对于具体的实现细节，可以从以下几个方面入手： --- #### 1. **USB 协议支持** 为了使 FPGA 支持 USB 功能，通常需要引入 USB 控制器核心或者使用软核实现完整的 USB 协议栈。这涉及到数据包封装/解封、握手信号管理等功能。如果采用硬核控制器，则可以直接调用其寄存器访问 API 来构建通信链路；如果是纯 RTL 设计，则可能需要用到 RAL 函数库中的读写映射机制[^3]。 --- #### 2. **GPIO 接口适配** 针对输入输出端口部分，应考虑如何高效地将通用 IO 映射成符合 USB 数据格式的标准帧结构。例如，在某些情况下可通过 FIFO 缓冲区暂存待传输的数据流，并由状态机控制何时触发中断请求通知主机设备准备接收新信息。 此外还需注意电平匹配问题——由于大多数现代微处理器工作电压低于传统 TTL/CMOS 标准，因此建议加入额外缓冲电路确保兼容性良好。 --- #### 3. **综合设计方案推荐** 目前市面上已有成熟的商业产品可供选择作为参考案例之一便是 Xilinx 提供的技术文档《AR54350》描述了有关于7系列器件上FRAME_ECCE2端口的功能特性及其应用场景说明[^1] 。尽管该资料主要聚焦错误校正编码领域而非直接涉及USB-GPIO桥接技术本身 ，但它展示了如何灵活运用现场可编程门阵列内部丰富的资源配置能力去满足特定功能扩展的要求。 另外值得注意的是随着半导体工艺进步不断推陈出新的SoC平台往往集成了上述提到的各种必要组件从而大大减少了单独购买分立元件的成本同时也缩短了整体研发周期。 --- ```verilog // Verilog 示例：简单 GPIO 至 UART 模拟（基础概念） module gpio_to_uart ( input wire clk, input wire rst_n, // GPIO 输入 input wire [7:0] gpio_in, // UART 输出 output reg uart_tx ); reg [9:0] shift_reg; integer i; always @(posedge clk or negedge rst_n) begin : process_name if (!rst_n) begin shift_reg <= 10'b1_00000000; // Start bit + Data bits + Stop bit uart_tx <= 1'b1; // Idle state is high end else if (/* Some condition */) begin for(i=0;i<8;i=i+1)begin shift_reg[i] = gpio_in[i]; end /* Shift out logic */ ... end assign uart_tx = shift_reg[9]; endmodule ``` 以上代码片段展示了一个非常基本的概念验证模型用于演示目的并非最终生产级版本还需要进一步优化调整才能达到工业标准要求。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值