本文介绍了在设计FPGA项目时遇到时钟约束超差问题的解决方法，包括更换芯片速度、避免乘法运算、优化IO分配、使用寄存器和流水线、调整程序代码及利用无关代码改善时钟约束，同时提到了ZYNQ设计和处理闲置引脚以防止发热问题。
点击蓝字关注我们
关注、星标公众号，精彩内容每日送达
来源：网络素材在设计FPGA项目的时候，对时钟进行约束，但是因为算法或者硬件的原因，都使得时钟约束出现超差现象，接下来主要就是解决时钟超差问题，主要方法有以下几点。
第一：换一个速度更快点的芯片，altera公司的cyclone系列FPGA，有6,7,8速度等级的，8的最慢，6的最快，或者cyclone系统4,5更快的芯片，当然了成本会增加些的。
第二：尽量避免在FPGA中做乘法和除法的运算，除非这个FPGA有硬件乘法器。我使用的这个FPGA没有硬件乘法器，我就尽量利用左移或者右移来做乘法和除法运算。
第三：重新分配一下IO管脚，这样在布局布线的时候，会提高一定程度的时钟余量。下图是调整IO分配以后，时钟余量提高了0.2ns。
第四：就是看看超差的那个线路，增加一些中间寄存器，或者使用流水线技术，就是将组合逻辑和时序逻辑分开，大的时序逻辑，尽量优化成由很多小的时序逻辑组成一个大的时序逻辑。或者更该程序代码，更该算法。到这一步就是没有办法的办法了。
第五：有些时候在程序中加入一些和项目不相关的代码，也可以提高正常程序的时钟约束余量，估计是不相关代码挤占了一些逻辑单元，使得正常程序在布局布线的时候，选择了其他路径吧。这个办法不固定，瞎猫碰死耗子的事情。
主要就是这几种方法了，首先要选好芯片，这是最重要的，不然为了省成本，最后发现芯片速度不够，很烦人的。
最后提一下有些网友提到FPGA发热厉害的现象，看看你在项目中是不是将unused pin 接地了，这样芯片会发热，最好将unused pin 微上拉，或者设置为输入即可。
想要了解FPGA吗？这里有实例分享，ZYNQ设计，关注我们的公众号，探索
扫一扫
298
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
