一、计数器仿真实验一
计数器一的手绘版RTL设计图
计数器一编译后生成的RTL图
程序代码
module top ( RST,CLK,CNT);
input RST, CLK;
output [3:0] CNT;
reg [3:0] CNT;
parameter CNT_MAX_VAL =5;
always @ ( posedge RST or posedge CLK) begin
本文详述了两个计数器的仿真实验过程,包括手绘RTL设计图、编译生成的RTL图以及仿真波形图的展示,通过程序代码和波形图解析计数器的工作原理。
一、计数器仿真实验一
计数器一的手绘版RTL设计图
计数器一编译后生成的RTL图
程序代码
module top ( RST,CLK,CNT);
input RST, CLK;
output [3:0] CNT;
reg [3:0] CNT;
parameter CNT_MAX_VAL =5;
always @ ( posedge RST or posedge CLK) begin
3804

被折叠的 条评论
为什么被折叠?