Verilog HDL计数器设计（作业1）

最新推荐文章于 2025-10-06 18:41:43 发布

原创

最新推荐文章于 2025-10-06 18:41:43 发布 · 1.8w 阅读

56 ·

CC 4.0 BY-SA版权

文章标签：

#Verilog #计数器 #设计

这篇博客介绍了使用Verilog HDL设计一个循环计数器的作业，计数器在复位后从0递增到最大值6，然后循环至9，再回到6，以此类推。内容包括信号定义、RTL设计图、Quartus RTL电路图和波形仿真图。

Verilog HDL计数器设计（作业1）

Verilog HDL计数器设计作业1

设计内容
信号定义
RTL设计图
Quartus RTL电路图
计数器波形仿真图
计数器代码

设计内容

设计一个计数器，该计数器在电路复位后会循环的从0值递增计数到最大值，计数最大值是一个循环变化的过程，计数器复位之后，第一次计数最大值是6，然后是7、8、9，然后计数最大值又变成6，如此往复循环，计数过程如下所示：

0 1 … 6	0 1 … 7	0 1 … 8	0 1 … 9	0 1 … 6

信号定义

信号名称	方向	位宽	说明
CLK	输入	1	输入时钟信号
RST	输入	1	输入复位清零信号，异步高电平有效
Pipe	输出	4	输出计数值信号

*RTL设计图

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

FolovL

关注关注

11
点赞
踩
56

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

（44）Verilog HDL 计数器设计

m0_46498597的博客

10-29

903

（44）Verilog HDL 计数器设计 1.1 目录 1）目录 2）FPGA简介 3）Verilog HDL简介 4）Verilog HDL 计数器设计 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的芯片研究，主要是利用 .

verilog实现计数器设计

07-06

verilog实现计数器设计，包括同步异步加减法计数器的详细代码

1 条评论您还未登录，请先登录后发表或查看评论

verilog计数器

06-28

最简单的入门级verilog程序 计数器的写法有很多这只是其中的一种领会思想即可自己编写

FPGA学习篇——Verilog学习之计数器的实现

weixin_72950851的博客

10-06

854

可以看到，当复位信号无效且时钟上升沿，cnt开始计数，直到24999999个周期时，计数器cnt清零，重新开始计数，Out控制led灯，低电平点亮高电平熄灭，每0~24999999（即0.5s）可以看到Out取反一次。到了时序电路这，不像之前编写组合逻辑电路一般，一开始编写仿真文件时脑子有点空白，现在对仿真文件有了更深的理解。（注意，由于通常是从0开始计数的，那么要走25000000个周期，即计数cnt为0~24999999）同时，计数器也能够正常的计数，仿真验证通过。走过了25000个周期后，使得。

verilog 计数器

luoganttcc的博客

05-17

1049

counter.v `timescale 1 ns/10 ps module con (clk,res,y); input clk; input res; output[7:0] y; reg[7:0] y; //触发器定义成reg变量; wire[7:0] sum; //+1 运算结果 assign sum=y+1; //组合逻辑部分 always@(posedge clk or negedge res) if (~re

verilog HDL语言计数器设计

04-29

本PPT描述了verilog HDL语言中计数器的设计方法：包括基本同步计数器、带复位端口的计数器和带置数端口的计数器

verilog开发计数器设计

最新发布

11-18

Verilog是一种广泛应用于数字系统设计的硬件描述语言（HDL），它允许工程师用代码来描述电子电路的功能和行为。在Verilog中实现计数器设计是数字逻辑设计的基础，也是 FPGA 和 ASIC 设计中的常见任务。 计数器是...

6-Verilog HDL寄存器与计数器设计.7z

03-03

本资料包“6-Verilog HDL寄存器与计数器设计.7z”涵盖了这些主题，并可能包括理论讲解、实例设计以及Vivado工具的仿真教程。 **寄存器编码**：寄存器是一种能够存储数据的数字电路，通常由触发器或DFF（D型触发器...

Verilog计数器

weixin_43757476的博客

06-12

1101

新学了一种计数器，只用考虑加一条件和结束条件； cnt0.v `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2021/06/12 17:25:52 // Design Name: // Module Name: cnt0 // Project Name:

verilog编写的计数器（4种）

03-09

程序是用verilog编写的计数器模块，里面包含了四种不同控制的计数器，仿真通过！

可逆计数器（内含文档及Verilog HDL设计代码）

05-19

可逆计数器是一种双向计数器，可以进行递增计数，也可以进行递减计数，根据计数控制信号的不同，在时钟脉冲的作用下，计数器可以进行加1或减1的操作。下面描述的是一个位宽为4的可逆计数器，即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。

用verilog写的一个计数器

10-04

用verilog写的一个计数器，通过计数器可实现分频计数！

verilog4位计数器

05-26

这是使用verilog写的4位计数器，适用于初学者，程序可根据实际需要进行修改

计数器verilog 代码

03-15

eda简单的设计，本实例是一个16进制的计数器，适合入门者阅读！

【verilog】计数器

m0_51403396的博客

03-01

8162

理论学习 计数器实现的是计数，计数是一种最简单基本的运算。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数、控制的功能，同时兼有分频功能。 计数器是FPGA设计中最常用的一种时序逻辑，根据计数器的计数值我们可以精确计算出FPGA内部各种信号之间的时间关系，每个信号何时拉高、何时拉低、拉低需要多久、拉高需要多久，都可以比较精准的控制具体需要计数的时间。计数器一般是从0开始计数，计数到我们需要的值或者计数满溢出后清零，并可以进行不断的循环，3位数的十进制计数器可最大计数到999,4位数的最大

Verilog 语言 ——计数器

ziyouruf的博客

03-10

3361

计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。 计数器在数字系统中应用广泛，如电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。通过设计实现计数间隔为1s的计数器，通过使FPGA开发板上的LED灯在前0.5s处于点亮状态，后0.5s处于熄灭状态来验证。输...

计数器—verilog