Gatsby2023-优快云博客

原创【电气设计】接地/浮地设计

星型接地是一种单点接地（Single-Point Grounding）策略，所有需要接地的电路或设备均通过独立导线连接到。

2025-03-24 20:01:16 1382

原创【硬件设计】常开和常闭开关/接触器如何选？

在电路设计中经常碰见常开和常闭的开关或者接触器，本文将会简要按照我的理解说明一下常开，常闭的选择依据。常开常闭其实在正常的工况下没有什么过大的区别，但是在某些故障场景，常开和常闭就是非常重要的选择。

2025-03-17 17:51:25 317

原创【FPGA学习】关于MS200S FPGA IP核学习

APB就是连接外设和MCU的桥梁，我们通过APB 总线可以实现外设，FPGA模块和MCU的通信连接，当我们需要读写寄存器的时候通过APB就可以简单轻松的访问外设。

2025-03-17 15:07:12 725

原创【FPGA开发】Libero demo的搭建[1] --LED bilink实现

本篇将完整的完成一个FPGA搭建的demo，我们通过FPGA来实现LED的闪烁设计，初次之外根据板卡的原理图，该流程还涉及一个上电自锁的过程，我们这个demo实现这两个功能该文章的目的主要在实现libero使用的熟练度。1. LED闪烁2. 开机键上电自锁。

2024-09-24 19:38:32 1275

原创【FPGA开发】Libero日常使用流程技巧 --持续更新

本文章的内容基于microsemi SF2 M2S005-FG484l进行，该芯片包含一个MCU和一个FPGAMCU和FPGA之间通过APB进行对应的IO通讯。

2024-09-20 11:35:21 983

原创【嵌入式编程】c++编程个人总结 -- 持续更新

允许你以统一的接口来处理不同类型的对象的能力，同一个操作可以应用于不同类型的对象，而具体执行哪个操作则取决于对象的实际类型人话就是：同名函数，能够在多个场景使用一般有两种多态参数列表类型不一致即可通过基类的虚函数实现。

2024-09-20 11:07:10 975

原创【电路设计】通讯网络电路 RS232；RS485；CAN；Ethernet

本文旨在描述常见的通讯电路使用场景，以及通讯电路的原理图设计以及layout设计，不会详细讲述电路的原理，是自我学习的一个总结1. 在通讯电路的接口处需要接TVS管来保护防静电损坏器件2. 收发器和控制信号之间需要加匹配电阻，放置反射3. 部分控制器收发端需要增加上下拉电阻，来保证IO点电平的确定行4. 收发器的电源需要增加滤波电容，来增加电容的稳定性。

2024-07-18 11:27:18 2516 1

原创【电路设计】电源电路设计

本文章旨在个人的学习总结，会针对于，我们常见的DCDC电路，LDO电路，REF电路，以及其中关键的一些器件以及重要的计算参数方法进行归纳。

2024-07-10 17:04:05 2513 1

在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源和负载的情况，低频信号的波长很长，传输线可以堪称短线，反射可以不考虑1. 当我们需要输出电流大的时候，选择小的负载R2. 当我们需要输出电压大的时候，选择大的负载R3. 当我们需要输出功率大的时候，选择和内阻r阻抗匹配的负载当然上面提到的是出电阻电路，但是往往很多情况我们都是非纯电阻电路，我们会涉及电容电感的部分，我们若是想获得最大功率需要遵循以下的阻抗匹配（叫做共轭匹配。

2024-07-02 19:08:14 5673

原创【GPIO学习】GPIO输出模式：推挽&开漏

（***）多个开漏输出连接：将多个开漏输出的GPIO引脚连接到同一条总线上，并且每个引脚都通过外部上拉电阻连接到高电平电源。高电平状态：当所有连接到总线上的GPIO引脚都输出高阻态时，由于外部上拉电阻的作用，总线上的电平为高。低电平状态：如果任何一个GPIO引脚输出低电平，电流将从总线流向地线，导致总线上的电平变为低。以上内容仅作为知识分享，和自我总结，欢迎大家进行交流和指正后续会持续更新相关的自学内容关于电子工程师相关的知识。

2024-07-01 17:54:53 5464 3

原创【ZYNQ 开发】AMP双arm交互 - 软中断（2）

软中断和硬中断都是计算机系统中用于处理异步事件的机制，但它们有一些区别。- 来源：软中断是由软件（如操作系统或应用程序）产生的中断请求，通常是为了执行特定的系统调用或触发特殊事件。- 触发时机：软中断是通过软件调用指令（例如系统调用指令）来触发的，通常是为了请求某种服务或执行某个操作。- 处理机制：软中断的处理方式与硬中断类似，会导致处理器跳转到预定义的软中断处理程序，执行相应的任务。- 异步性：软中断也是异步的，因为它们的触发是由软件主动发起的，不受处理器当前执行任务的控制。

2024-01-24 17:50:16 1582 2

原创【ZYNQ 开发】AMP双arm核交互 - 环境搭建（1）

从软件的角度来看，多核处理器的运行模式有三种：多个核心相对独立的运行不同的任务，每个核心可能运行不同的操作系统或裸机程序，但是有一个主要核心，用来控制整个系统以及其它从核心的运行。SMP（对称多进程）：一个操作系统同等的管理各个内核，例如 PC 机与 SMP 类似，但开发者可以指定将某个任务仅在某个指定内核上执行。

2024-01-22 16:09:56 2323

原创【FPGA开发】VGA彩条显示及VGA白块位移

在这个实验中，使用的是256色的vga，代码虽然实现了目的，但是缺点也很大，缺点在于只能实现对应分辨率和刷新率的功能，因此后面要有模块化开发的思维，方便后期的维护。或者说留下相应的接口，可以方便后续上位机可以直接更改分辨率和RGB内容。VGA是一个比较低速的一个视频接口，后续的文章中要实现hdmi的接口模拟，来实现比较高的分辨率和刷新率，来捕捉摄像头的一些实时画面。

2024-01-17 14:55:06 1649 1

原创【FPGA开发】SDRAM的读写VGA显示

这里我们使用的sdram为Hynix公司生产的型号为的芯片，其存储空间可以分为4Bank x 2M x16Bit，其中4Bank指的是该芯片有4个bank区间，2M指的是每个bank有2M的存储地址，列地址A0~A8，行地址是 A0~A11,16bit指的是每个地址空间可以存16bit的数据，因此该芯片的总存储容量为128Mbit。

2024-01-09 16:31:47 1259

原创【转载】【Modelsim】Modelsim do.tcl仿真

噔噔噔噔，原来的波形回来了！1.如果你的文件夹结构设置的和我一样，而且testbench文件命名为：XX_tb.v，里面例化的名称为 u_XX ，那么以后只需要将上述代码的 fsm 以"不匹配全词"方式替换成XX即可，当然手动修改也是很方便的，毕竟只要改2处地方即可。1. 我习惯设置一个test文件夹，里面放着仿真文件 XX_tb.v，然后在这test文件夹里放一个sim文件夹，在此文件夹内新建一个sim.tcl文件，这样后面的工程和乱七八糟的文件都在内部的sim文件夹里。::请按任意键继续...

2023-11-10 11:09:35 515 1

原创【FPGA开发】异步FIFO的学习和仿真

异步fifo不同于同步fifo，只需要比较相应的读写指针即可，异步fifo，因为涉及读写时钟的频率不同，所以说我们要考虑跨时钟域的如何处理。之前直接比较读写指针的方法显然就不行了，我们需要用一个跨时钟域的思维来思考如何实现fifo最基本的读空和写满。

2023-11-02 15:02:44 430 1

原创【FPGA开发】关于如何使用FPGA配置AD9528

具体我们在项目中使用了，五路时钟，我们的配置要求如下所示：官网中有相应的可以下载的上位机软件，可以进行相应的配置，配置之后就可以知道相应的需要配置的寄存器参数是什么。这个是咨询厂家之后的基本配置方法，具体的配置原理，要详细的阅读datasheet，具体的就是OUT1 OUT2两个时钟需要使用从PLL2 divider中产生的时钟。

2023-10-27 14:40:32 2872 5

Gatsby2023的博客