89，Verilog-2005标准篇：verilog层级名称说明

Verilog HDL 描述中的每个标识符都应具有唯一的层级路径名。模块的层级结构以及模块内task/function和命名块等项的定义应定义这些名称。名称的层级结构可视为树形结构，其中每个模块实例、generate块实例、task、function或命名的 begin - end 或 fork - join 块都定义了树形结构特定分支中的一个新层级或范围。

对于verilog中的标识符而言，层级结构名称树中的每个节点都应是一个独立的作用域。一个特定的标识符在任何指定的作用域中最多可以声明一次。

任何已命名的 Verilog 对象或层级名称引用都可以通过连接包含它的模块名称、模块实例名称、generate块、task、function或命名块来唯一引用其完整形式。任何对象的完整路径名都应从顶层（根）模块开始，也就是说路径名中的第一个节点名也是层级结构中的顶层名称。

层级路径名中引用实例数组或循generate块的名称后面可以紧跟一个方括号，方括号内是常量表达式。该表达式选择实例数组的一个特定实例，因此称为实例选择。表达式的值应为数组的一个合法索引值。如果数组名称不是层级名称中的最后一个路径元素，则必须使用实例选择表达式。层级名称命名的标准语法如下表所示：

下面举例说明层级名称的命名规则：

例 1-本例中的代码定义了模块实例和命名块的层级结构：

下图展示了上述Verilog例子代码中隐含的层次结构：

下图是上述代码中定义的所有对象名称的层级列表：

层级名称引用允许从层级结构中的任何级自由访问任何对象的数据。如果知道某个对象的唯一层级路径名，就可以很方便的对其值进行访问或更改。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！