宽带中频10.4G采集卡

原创 于 2025-06-20 17:20:32 发布 · 274 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #高速数据采集 #10G采集卡 #信号处理

宽带中频10.4G采集卡同时支持交流耦合与双极性宽带信号输入的高精度高速数据采集卡，

它提供12位 双通道5.2GS/s或单通道10.4G A/D通道，全功率模拟带宽（-3 dB）8GHz。

板载FPGA具备实时信号处理能力，可以进行大数据量的实时信号处理，这些特性使其成为超宽带信号采集、雷达、复杂电磁环境及无线频谱应用领域进行信号采集和分析的理想工具。

提供快速的PCI Express 3.0 x8数据传输接口，以及灵活配置的硬件组合，获得性能、功耗和成本之间的最佳平衡，特别适合于雷达、无线电等应用领域。

搭配上位机可视化软件，通过上位机软件实现对板卡的操作，可通过上位机软件的频域图和瀑布图动态进行频谱分析，对于有二次开发需求的用户，提供多种语言的二次开发接口及板卡控制参考例程。

技术规格

—— 1/2通道采集

—— 单通道10.4GS/s或双通道5.2GS/s 采样率

—— 12bit垂直分辨率

—— 模拟输入带宽（-3 dB）：8GHz

—— 输入阻抗：50 Ohm

—— 交流耦合

—— 全量程输入电压：480mVpp ~ 1040mVpp 可编程，缺省值0.8Vpp

—— 连接器：SSMC

—— KU系列FPGA 家族中的XCKU115，兼容FPGA 芯片（KU085)，可根据需要灵活选择

—— 预留JTAG 和测试接口

—— 1个QSFP+光纤接口

—— 2组64Bit DDR4 SDRAM，单组容量4GB

—— 支持利用SPI x8 模式配置程序

—— 支持PCIe 3.0 x8 接口，支持与PC 的高速数据交互功能

—— 支持单独12V 供电（脱离PC 机）

—— FPGA定制开发

应用领域

—— 超宽带信号采集

—— 电子战

—— 卫星通信

—— 射频采样软件无线电

—— 雷达

 

 

FPGA_ADDA
关注
快速傅里叶变换
踩着马桶吃甜筒！
09-12 1017
傅里叶变化（Fourier transform）是一种信号处理技术，它可以将时间信号转换为频率信号，即将一组具有相同数量频率的正弦波叠加在一起，形成一组新的正弦波。如果我们把时间信号从频域转换到时域，那么就会得到一个“频谱”。所以傅里叶变化就是通过分析不同频率正弦波的相位差，来确定它们的频率。傅里叶变化在信号处理中有广泛应用。比如，可以用它来检测和定位信号中的突变点；可以用它来确定信号中是否存在非周期信号；可以用它来分析复杂系统的行为；还可以用它来计算复杂系统的频谱等。那么我们为什么要使用傅里叶变化呢？
GaGe 16-Bit PCIe Gen3 RazorMax Express深度剖析
yql19ucas的博客
10-21 735
首先对GaGe 16-Bit PCIe Gen3 RazorMax Express采集卡的每一部分的性能以及参数进行了详细的说明，并解释了不容易理解的地方，对采集卡的各个组成部分的功能进行分析，并介绍了如何去更加灵活的配置每个部分的参数，以达到自己使用的目的，其中包括：模拟前端输入、ADC时钟电路、内存、触发、多记录模式、时间戳、多卡系统、应用软件、软件开发工具包（SDK）、FPGA处理固件、衰减器的选择、宽带射频信号分析记录器。各位同学可以灵活搭积木。从而达到自己想要的效果。
VIVADO ZYNQ 7045 bit压缩
Cfx1998的博客
06-19 108
需要注意相关参数的设置，可以去看我贴出来的连接。PS：图形画面的压缩方法如下。
全国产超小体积RK3576核心板，支持RK3576+FPGA，支持AI与实时控制
szxinmai的博客
06-15 1057
以下是全国产超小体积RK3576核心板及其支持‌。
XC7K325T数据采集卡设计原理图：786-基于X86 CPU+XC7K325T的16路16bit 1M sps同步数据采集卡
06-18 220
板卡为紧凑型的X86+FPGA的工业监测处理平台，高度集成的硬件和完整的labview开发软件，大大方便客户现场使用。将LabVIEW My FPGA程序框图编译下载到FPGA里面之后，SOM识别到的PCIe总线设备。图4：LabVIEW My FPGA完整的上位机SOM跟FPGA之间的PCIe回环实验。图1完整的下位机FPGA芯片里面的LabVIEW程序框图（支持缩放）图3 上位机SOM里面运行的LabVIEW采集到的FPGA波形显示。外设： 1路USB3.0，1路千兆网，1路HDMI。
以太网基础①以太网相关通信接口
hhh123987_的博客
06-19 498
RGMII接口、PHY芯片地址【PL、PS】、帧协议
FPGA基础 -- BRAM简介
sz66cm 学习随笔
06-17 323
摘要： BRAM（Block RAM）是FPGA芯片内置的大容量专用存储器，适用于图像缓存、FIFO等需要大量存储的场景。与普通寄存器（reg）相比，BRAM容量更大、功耗更低，但需严格遵循同步读写时序（如时钟上升沿触发）。关键实现方法： 语法：定义数组（如reg [7:0] memory [0:1023]）； 时序：用always @(posedge clk)同步读写。 综合工具（Vivado/Quartus）会自动识别此类代码为BRAM，并通过日志或RTL视图确认。示例代码展示了8位1024深度的BRA
PL端软核FIFO读写
qq_59545874的博客
06-19 230
设计复位信号时，建议使用同步复位电路，确保复位信号与时钟域同步。复位信号的产生和释放需通过计数器控制，确保满足最小持续时间（≥3周期）和释放后等待时间（≥30周期）。复位信号的撤销（拉高）后，必须等待至少60个时钟周期才能对FIFO进行读写操作。在仿真中需重点检查复位信号的时序，确保其满足最小有效周期和释放后等待周期。在复位释放后，使用计数器或状态机延迟读写使能信号，确保满足三十周期的等待时间。在综合和布局布线阶段，需检查复位信号的扇出和布线延迟，避免复位信号因物理延迟导致不同逻辑单元复位时间不一致。
FPGA基础 -- Verilog语言要素之整型数、实数、字符串
sz66cm 学习随笔
06-16 333
Verilog中的数值类型主要包括整型数、实数和字符串。整型数支持多种进制表示（二进制、八进制、十进制、十六进制）和位宽指定，默认无符号但可声明为有符号。实数采用IEEE 754浮点标准，仅用于仿真不支持综合。字符串通过宽位寄存器模拟，常用于测试和显示。整型数适合电路设计，实数用于高精度仿真，字符串用于调试输出。综合时建议使用明确位宽的整型数，而避免使用不可综合的实数类型。
FPGA基础 -- Verilog行为建模之循环语句
sz66cm 学习随笔
06-18 718
本文系统讲解了Verilog行为级建模中的循环语句，包括repeat、while、for、forever等类型的使用方法、应用场景和注意事项。重点分析了for循环在仿真和综合中的使用区别，介绍了循环控制语句disable的功能，并提供了工程实践中的典型应用范例。文章还对比了行为级循环与生成语句的差异，给出了仿真调试技巧和常见误区总结。最后强调需掌握循环语句的可综合限制和安全使用规范，以正确应用于硬件描述和仿真建模中。
实战案例-FPGA的JESD204B IP核配置详解
whm128的博客
06-12 1021
本文介绍了JESD204接口的三种配置方式：1）JESD204 IP核配置，包括收发模式选择、通道数设置、时钟配置等关键参数；2）JESD204 PHY层配置，适用于Ultrascale系列FPGA，涉及收发器类型、速率选择和PLL配置；3）IP核使用说明，重点讲解了Includesharedlogicinexampledesign模式下两个IP核的互联方法及AXI总线配置流程。文章详细说明了各配置项的选择原则，并针对不同应用场景给出了配置建议。
DE2-115板子上用 Verilog编程实现一个分秒计数器
wrn12301230的博客
06-19 542
本次实验成功在 DE2-115 板子上使用 Verilog 实现了具有按键暂停和按键消抖功能的分秒计数器。通过实验，深入理解了 Verilog 语言的编程方法、按键消抖的原理以及 FPGA 开发流程。在实验过程中，也遇到了如数码管显示编码错误、时序匹配等问题，通过查阅资料和调试得以解决。
LabVIEW FPGA 资源扩展
bjcyck的博客
06-16 878
针对NI CompactRIO 9045 控制器 Kintex-7 70T FPGA 资源不足问题，通过 NI 9151 R 系列可重配置 I/O 模块扩展外部 FPGA 处理能力，在保留原有机箱架构下实现实时任务分流，解决Slice、LUT 等资源紧张问题，提升系统并行处理能力。​。
基于FPGA的数字锁相环DPLL同步提取时钟信息
g_125487的博客
06-19 629
本解码板设计基于数字锁相环（DPLL）架构，实现了对5 MHz曼彻斯特编码信号的时钟恢复与数据解调。首先，**phasecomparator**模块对输入信号和反馈时钟进行相位与频率检测，输出Lead/Lag脉冲；随后，**randomwalkfilter**与**variableresetrandomwalkfilter**模块将脉冲平滑为微调指令，驱动**freqdivider\_multiple**模块动态调整分频比，生成稳定的5 MHz恢复时钟和10 MHz采样时钟。
S32DS上进行S32K328的时钟配置，LPUART时钟配置步骤详解
最新发布
dujunqiu的博客
06-19 249
摘要：本文介绍了S32K328微控制器的时钟配置方法。S32K328最大主频为240MHz，其时钟树包含多个系统时钟节点，核心配置参数参考官方手册Table 143和149。配置时需先核对硬件原理图中的外部时钟源频率，在S32DS中根据建议值设置内部/外部时钟源，并逐步验证各节点频率是否符合预期。特别说明LPUART时钟源选择规则：LPUART0/1使用120MHz的AIPS_PLAT_CLK，LPUART2-7使用60MHz的AIPS_SLOW_CLK，波特率计算需参考Table 125。最终需确保COR
【vivado中实现时序仿真】
总结积累一些日常科研使用软件，方法与程序代码
06-16 746
Vivado凭借其直观的图形化界面、高效的综合实现算法、强大的仿真调试功能以及丰富的IP资源，已成为FPGA和ASIC设计领域的主流EDA工具之一，广泛应用于通信、航空航天、工业控制、人工智能等众多领域，助力工程师们快速开发出复杂、高效的数字系统设计。Vivado是Xilinx公司（现为AMD旗下）开发的一款集成化电子设计自动化（EDA）软件工具，用于FPGA（现场可编程门阵列）和ASIC（专用集成电路）的设计、综合、实现、仿真和调试。
【芯片设计的“神经网络”：CAN IP如何驱动智能工业革命】
lu_pete的博客
06-19 337
从燃油车到智能驾驶，从工业流水线到手术机器人，CAN IP核的进化史就是一部智能硬件的进化史。在汽车电子与工业控制领域，CAN总线如同设备的“神经系统”，而CAN IP核则是芯片设计中的关键引擎。灵活适配：某国产IP支持双模式（Classic CAN / CAN FD），可定制波特率（10Kbps-8Mbps）资源优化：精简版CAN IP仅需2K LUTs（约FPGA的1%资源），适用于低功耗场景。硬核加速：将复杂的CAN协议栈（物理层+数据链路层）固化为硬件电路，解放CPU算力。
使用DDR4控制器实现多通道数据读写(十六)
weixin_38828382的博客
06-19 743
在之前章节中，我们已经给出了测试模块（chnl_test）、ddr4写模块（ddr4_axi_wr_ctrl）、ddr4读模块（ddr4_axi_rd_ctrl）的接口信号，因为要创建4个通道的读写功能，所以需要将ddr4的读写模块例化4组，将每一组的接口信号连接到对应测试模块和对应的interconnect的axi4从端口。ddr4读写控制模块来发起读写指令，那么4组ddr4读写模块就可以控制4组axi4的通道来发起读写请求。因为篇幅原因，这里提供通道0的读写控制模块的例化。五、通道0测试模块例化。
FPGA基础 -- Verilog语言要素之变量类型
sz66cm 学习随笔
06-17 1342
Verilog变量类型用于保存过程赋值结果，主要用于建模带记忆的硬件行为。主要类型包括： reg：最常用，用于建模寄存器或组合逻辑中间变量，必须在过程块中赋值； integer：32位有符号整数，多用于仿真循环变量； real/realtime：浮点数类型，仅用于仿真； time：64位时间类型； genvar：宏生成专用变量。 变量类型与wire不同，后者表示电路连接线。使用时需注意阻塞赋值(=)用于组合逻辑，非阻塞赋值(<=)用于时序逻辑。reg和genvar可综合，而real类不可综合。实际应用
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值