zynq板zedboard+SDK设计（三）AXI GPIO软核

0.前言

通过一个简单的工程，实现对axi_gpio核基本功能的介绍

1.AXI GPIO简介

AXI GPIO IP 核为 AXI 接口提供了一个通用的输入/输出接口。与 PS 端的 GPIO 不同，AXI GPIO 是一个软核（Soft IP），即 ZYNQ 芯片在出厂时并不存在这样的一个硬件电路，而是由用户通过配置 PL 端的逻辑资源来实现的一个功能模块。而 PS 端的 GPIO 是一个硬核（Hard IP），它是一个生产时在硅片中实现的功能电路。

AXI GPIO 可以配置成单通道或者双通道，每个通道的位宽可以单独设置。另外通过打开或者关闭三态缓冲器，AXI GPIO 的端口还可以被动态地配置成输入或者输出接口。其顶层模块的框图如下所示：

模块的左侧实现了一个 32 位的 AXI4-Lite 从接口，用于主机访问 AXI GPIO 内部各通道的寄存器。当右侧接口输入的信号发生变化时，模块还能向主机产生中断信号。不过只有在配置IP 核时选择“使能中断”，才会启用模块的中断控制功能。

 2.PL端设置

新建工程打开bd，首先添加zynq核并设置zedboard预设

添加axi_gpio核 

 axi_gpio核配置界面如