Verilog run simulation 查看所调用模块内变量的值

原创已于 2024-04-28 22:18:55 修改 · 524 阅读

3 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

于 2024-04-28 22:18:17 首次发布

本文介绍了如何在进行RunSimulation时，通过在SimulationSettings中启用xsim_simulate和log.all_signals*选项，来实时查看模块内部变量值，如ALUSrc，只需将它们拖动到右侧变量列中即可查看。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

在Run Simulation时，如果想要查看所调用模块内变量的值，可以先在Simulation Settings 里，找到 Simulation，勾选xsim_simulate,log.all_signals*,就可以在仿真的时候，拖动变量进入图标即可查看其值。

如，想查看ALUSrc，就将其拖动值右侧变量列中，便可查看。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Delicate02

关注关注

3
点赞
踩
3

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

[SystemVerilog]Simulation and Test Benches

元直的博客

04-12

1161

每次网络/变量的值发生变化时，我们都会有一个更新事件，任何对该事件敏感的进程也需要进行评估，这就是所谓的评估事件。在每个 "时间戳 "上，模拟器需要首先计算更新事件，评估更新事件，并循环查看是否有更多的更新事件是由之前的更新事件触发的。请注意，put() 和 get() 都是阻塞的，也就是说，如果邮箱已满，put() 会阻塞当前进程，直到邮箱中出现空位，而 get() 则会阻塞，直到邮箱中出现一条消息。在解释测试环境之前，让我们先简单了解一下我们的 DUT，它是一个简单的乘法器，具有现成的有效接口。

nc-sim （irun)和verdi ncverilog，

weixin_34335458的博客

02-21

2127

- irun有意思的地方，其帮助命令 irun -helphelp irun -helpall --------------- yxr:简单点说，就是添加动态库的路径名，LD_LIBRARY_PAH,然后调用时添加 -loadpli1 debpli:novas_pli_boot 或者 +loadpli1=debpli:novas_pli_boot 原文：...

参与评论您还未登录，请先登录后发表或查看评论

Modelsim仿真如何查看内部信号

baowxz的专栏

04-09

4471

一般Modelsim看的信号波形都是test bench中定义的默认信号。有时候需要看模块内部信号。可以选择sim窗口，查看internal，一般选择需要查看的信号在Objects窗口出现的信号，根据需要直接拖到Wave窗口即可。还可以采用的方法是在Transcript窗口输入命令add wave /testbench_name/design_unit_name/signal_name...

# simulink高级应用-matlab function中查看变量

选好坑挖好坑才会结出好的果子

06-01

6388

1. 利用matlab function的输出out 将需要查看的函数内部局部变量，添加为函数的输出，在simulink中添加Display框就可以看了。如上图，红框中是函数内部的局部变量；在simulink中就可以看到。 2 利用断点单步调试查看在matlab function适当位置增加断点；当单步执行后，执行过的变量可以看到即时的值，方法是把鼠标放在该变量上，其值会自动显示出来！在2020版本上适用，其他版本未知！ 3 设置为全局变量查看（不可行）有些文章中说可以将局部变量变为全局变量

【FPGA】Vivado仿真时候如何看子模块的变量值

热门推荐

铁直　Ansen

05-06

1万+

设置Simulation Settings 把log_all_signals选上，点击OK 由于我使用的是Vivado和Modelsim联合仿真（这样比较快，如何配置可见https://blog.csdn.net/LiangYongxin/article/details/89743501）结果： ...

Simulink 如何查看模型参数

weixin_73891203的博客

07-03

2391

2，点击 xxx Workspace,即可查看该模型的workspace。1，点击建模-模型资源管理器。

Verilog初级教程（23）Verilog仿真中的显示任务

Reborn Lee

08-09

4499

显示系统任务主要用于显示信息和调试信息，从日志文件中跟踪仿真的流程，也有助于更快地进行调试。显示任务有不同的组别和格式，它们可以打印数值。

ncverilog脚本_nc-sim （irun)和verdi ncverilog，

weixin_39833429的博客

12-20

3104

-irun有意思的地方，其帮助命令irun -helphelpirun -helpall---------------yxr:简单点说，就是添加动态库的路径名，LD_LIBRARY_PAH,然后调用时添加-loadpli1 debpli:novas_pli_boot 或者 +loadpli1=debpli:novas_pli_boot原文：https://blog.csdn.net/steve...

Quartus II调用ModelSim进行仿真方法1

08-08

同时，ModelSim提供的调试工具，如查看变量值、设置断点等，也是进行高效仿真的关键。一旦仿真验证无误，就可以将设计下载到目标FPGA进行实际硬件测试了。通过以上步骤，你可以有效地利用Quartus II和ModelSim的...

ModelSim使用$display查看变量值和输出信息

weixin_30736301的博客

07-16

1495

打开ModelSim,新建工程->新建Verilog文件demo.v 输入文件内容 module demo(); reg[3:0] a,b; initial begin $display("Hello, World"); a = 2; b = 5; $displ...

在Modelsim波形中查看值

weixin_30782331的博客

02-11

1872

在Modelsim的波形中查看值时，可以利用右键选择变量的数据类型。如果变量值为0，可以选择unsigned类型观察，可以1位显示0. 长度较大的数据以十六进制显示时，即使值为0，也依然显示为长度较长的数据。转载于:https://www.cnblogs.com/zdwt/p/8440821.html...

verilogHDL仿真详解

m0_66619666的博客

01-10

576

Verilog HDL中提供了丰富的系统任务和系统函数，用于对仿真环境、文件操作、时间控制等进行操作。（后续会进行补充）

verilog任务~续

m0_57683988的博客

08-19

179

根据这个原理，在Verilog中，任务调用的所有局部变量都是静态的，所以可以直接使用关键字automatic来对任务进行声明，那么任务调用时各存储空间可以动态分配，每个调用的任务都有各自独立的运行空间进行操作，而不影响多个相同任务调用时的并发操作。在任务操作的时候，调用任务内的变量，但是任务内的变量只有内部可见，所以外部的操作想要内部变量的变化，就需要将变量声明到全局变量。（在调用任务的时候，重复调用两次以上，一定要用automatic声明任务，不然会引起数据冲突。任务可以以一条语句出现在。

Modelsim仿真过程查看中间变量

m0_38012497的博客

10-21

613

使用Modelsim进行仿真，一切都配置完成后，进入仿真界面，一般就会出现模块的输入输出变量，但是没有一些中间变量，如何查看过程变量呢？在sim窗口选择不同的代码段，objects窗口会显示代码段中的所有变量，包括中间变量，选择要观察的中间变量，右击，选择“Add Wave”，之后Wave窗口就会有相应的中间变量了。

ISE自带仿真器

weiweiliulu的专栏

01-14

6398

1、在hierarchy 中，右键，可以选择你想使用的仿真软件，是modelsim还是ISim(ISE默认的)。 2、在使用ISE 时，默认仿真时间是1 us。可以点击run for the time specified the toolbar (时间左边第一个按钮) 可以再仿真1us 3、默认的ISE波形窗口，只显示顶层的IO端口。其实，子程序中的IO端口以及中间变量都可以显示的。操作方

Verilog ModelSim数据仿真需注意

文春(C/C++)

07-15

357

`timescale 1 ps/ 1 ps module a_vlg_tst(); // constants // general purpose registers reg eachvec; // test vector input registers reg clk=0; //reg [15:0] ind; // wires reg ind; ...

modelsim 编译后修改程序_【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化...

weixin_39898248的博客

11-20

681

欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群芯片设计从RTL代码一直到最后流片的GDSII文件，都是文本文件，因此，掌握文本分析处理语言是集成电路设计的一项重要的基本功。本公众号一直致力于推广采用文本分析工具来提升仿真和综合效率的方法。详见本公众号专辑《芯片设计课程及相关实验》。本文是孙义雯同学采用Python语言实现的Vivado...

如何阅读大型verilog模块

weixin_61092302的博客

06-09

713

以上，个人经验，欢迎讨论。

verilog中$monitor 的用法

qq_33300585的博客

09-09

9239

verilog中$monitor 的用法

verilog verilog仿真

最新发布

04-24

### 关于Verilog仿真工具的使用教程 #### 工具概述 Verilog是一种硬件描述语言，广泛用于电子设计自动化领域中的电路建模、验证和综合。为了测试和验证Verilog代码的功能行为，通常会使用仿真工具来模拟其运行过程。常见的Verilog仿真工具有Icarus Verilog[^1]、ModelSim[^1]、NC-Verilog[^2]等。这些工具提供了不同的功能集以及图形化界面或命令行操作方式。 --- #### Icarus Verilog 的基本使用方法 Icarus Verilog 是一种开源的Verilog仿真器，支持大部分Verilog标准语法。以下是它的典型工作流程： 1. **编写模块文件** 创建一个 `.v` 文件作为待仿真的模块定义。例如： ```verilog // 定义一个两输入与门模型 module and2 ( input a, input b, output y ); assign y = a & b; endmodule ``` 2. **创建测试平台（Testbench）** 测试平台是一个特殊的Verilog模块，用来驱动被测模块并观察输出信号的行为。 ```verilog `timescale 1ns / 1ps module test_and2; reg a, b; wire y; and2 uut (.a(a), .b(b), .y(y)); // 实例化被测模块 initial begin $dumpfile("and2.vcd"); // 设置波形文件名 $dumpvars(0, test_and2); // 导出变量到VCD文件 // 输入激励序列 a = 0; b = 0; #10; a = 0; b = 1; #10; a = 1; b = 0; #10; a = 1; b = 1; #10; $finish; // 结束仿真 end endmodule ``` 3. **编译与仿真** 使用以下命令完成编译和仿真： ```bash iverilog -o and2.out and2.v test_and2.v # 编译源码 vvp and2.out # 运行仿真 gtkwave and2.vcd # 查看波形结果 ``` 通过以上步骤即可实现简单的逻辑电路仿真，并利用 GTKWave 来分析波形数据[^1]。 --- #### ModelSim 的仿真设置指南 ModelSim 是 Mentor Graphics 提供的一款商业级仿真软件，具备强大的调试能力。以下是基于 TerosHDL 插件调用 ModelSim 的具体步骤： 1. **项目初始化** 打开 VS Code 并加载 TerosHDL 插件，在其中新建工程目录并将所有相关的设计文件导入进来。 2. **配置仿真参数** 在 TerosHDL 中指定目标库路径及顶层实体名称。如果需要自定义 Tcl 脚本，则可以在 Simulation Settings 下添加额外选项。 3. **启动仿真进程** 单击 Run Simulation 后台自动执行必要的脚本来建立链接关系并开始计算周期内的状态变化情况[^1]。 4. **交互式调试体验** 利用 SimVision 和 Console Windows 可实时监控内部节点电压水平或者寄存器数值更新状况[^2]。 --- #### NC-Verilog 的基础应用说明 Synopsys 开发的 NC-Verilog 属于高性能解决方案之一，特别适合处理复杂 SoC 设计场景下的大规模集成验证需求。下面介绍如何构建最简化的实验框架： 1. 准备好 DUT （Design Under Test）即核心算法部分； 2. 构造配套 TB （Test Bench），注意加入 `$display()` 或者其他形式的消息打印语句以便确认预期效果达成与否； 3. 将二者共同提交给 ncverilog 命令解析器加以评估，期间可能涉及到一些特定开关调整比如 `-fsm_debug` 等辅助诊断特性启用[^2]。 --- ### 总结无论是选用免费资源还是付费产品线上的服务方案，掌握正确的操作手法都是至关重要的前提条件。希望上述内容能够帮助理解不同种类下各自的优势所在从而做出明智的选择。