主动拥抱智慧合同管理，就是为企业构筑最坚固的“防风林”

墨衍会员 · AI 创作全网分发 墨衍智能分发 本文由作者通过墨衍一键同步至各平台 1分发平台 100+累计阅读 121平均单平台已同步平台优快云微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网我也要 → 码龄4年

关注

原创最新推荐文章于 2026-11-13 16:54:37 发布 121 阅读 AI 写同款· GEO 优化 ›

《AI实战FPGA_Agent +MCP+skill》课时2.11|时序约束入门本课系统讲解FPGA时序约束核心知识，涵盖建立/保持时间原理、slack判据、时钟与I/O约束写法、综合与实现流程差异，并通过AI驱动的timing-flow闭环实操，实现从约束生成、校验到收敛的全流程自动化。学员将掌握XDC规范编写能力，能基于板卡参数自动生成完整约束文件，经fpga-mcp工作流验证时序收敛，构建可复用的时序工程技能。阅读详情

收录于

当前文章被以下社区和专栏收录：

标签

#fpga开发

18 硬件工程师笔面试高频考点真题解析——锁存器本文摘要：锁存器是电平触发的1位存储单元，通过正反馈维持双稳态。主要类型包括SR、JK、D、T锁存器，在异步控制、总线缓冲等场景有广泛应用。选型需考虑触发方式、速度、功耗等因素。SR锁存器适合按键消抖等异步场景，D锁存器易产生亚稳态，FPGA设计中应避免使用锁存器。组合逻辑代码不完整会导致综合生成隐式锁存器，影响时序性能。差分锁存器（CML和StrongARM）在高速、低功耗场景表现优异。锁存器与触发器相比存在透明窗口、空翻等问题，同步时序电路应优先选用触发器。阅读详情

相关推荐

2D激光slam四种算法建图效果对比

2d激光slam四种算法建图比较

m0_73791170的博客 8449

合规红线已划出！智慧合同管理系统成企业“防风林”

从打击网络“医托”、“伪科普带货”到严查高值耗材招投标、样本外送、外配处方等关键环节，再到对医德失范“零容忍”——这份通知不仅为医药行业划下清晰合规红线，更向所有依赖复杂合同与交易的企业敲响警钟：**监管利剑高悬，传统粗放式合同管理已成高危地带！全流程穿透管理，锁死“关键少数”与关键环节：从供应商准入、资质审查，到合同起草、谈判、审批、签署、履行、变更、归档，实现全生命周期数字化管控。供应商资质、合作条款能否实时动态合规？当合规成为生存与发展的底线，主动拥抱智慧合同管理，就是为企业构筑最坚固的“防风林”。

Daorigin_com的博客 405

从FrSky到TBS：深度解析航模2.4G遥控协议江湖史（附ELRS高频头改装指南）

本文深度解析了航模2.4G遥控协议的技术演进史，从FrSky ACCST的兴衰到TBS Crossfire的崛起，再到开源协议ExpressLRS的革命性突破。文章不仅对比了各协议在延迟、距离与抗干扰能力上的技术内核，还提供了为多协议遥控器加装TBS Crossfire高频头的实战改装指南，帮助玩家打通协议壁垒，提升飞行体验。

weixin_29193259的博客 737

FPGA时序约束从入门到入土：Input/Output Delay 与 Slack及避坑一文讲透

FPGA 时序约束就是这样一门"懂的人觉得简单，不懂的人怎么填都违例"的手艺。尤其是 DDR 接口—中心对齐还是边沿对齐？要不要移相？rise 和 fall 为什么必须分开设？数据手册里那个 tCO 到底对应公式里的哪一项？本文把系统同步、源同步、DDR 双边沿、PLL 移相四种场景的 Input/Output Delay 和 Slack 公式一次性推导清楚，附带数据手册参数提取方法和 40+ 条避坑指南。不求你看完就能闭眼写约束，但至少下次时序违例的时候，你能一眼看出问题所在

xklee的博客 204

大语言模型的三种主要架构 Decoder-Only、Encoder-Only、Encoder-Decoder

f基于 Transformer 模型以非灰色显示：decoder-only 模型在蓝色分支，encoder-only 模型在粉色分支，encoder-decoder 模型在绿色分支。模型在时间线上的垂直位置表示它们的发布日期。开源模型由实心方块表示，而闭源模型由空心方块表示。右下角的堆积条形图显示了各公司和机构的模型数量。从时间轴上，我们可以看到：2021年前，当 OpenAI 决定在，他们实际上是在逆流而上。

u010899985的博客 2万+

基于yolov5的鸟类图像准确识别

本项目主要基于yolov5进行鸟类准确识别，主要识别白鹭家族，红脚鹬，反嘴鹬，环颈珩，小白鹭以及夜鹭六类鸟

weixin_46064184的博客 3823

FPGA 与加密行业：从算法加速到可信硬件的完整技术图谱

本文系统探讨FPGA与密码学的深度交叉，揭示其在加密加速、区块链基础设施、零知识证明及后量子密码中的关键作用。从底层硬件特性到工程实践，分析对称加密、公钥算法、零知识证明等负载的FPGA加速优势，强调其高能效、低延迟与灵活可重构的特性。结合当前密码学复杂度上升与硬件竞争加剧的趋势，指出FPGA是算法验证与高性能实现的理想载体，为安全计算提供高效硬件支撑。

weixin_49780322的博客 261

波分复用-Zblock仿真

Z-BLOCK是一种用于光通信模块的光学元件，其核心结构是在玻璃块一侧贴有4个特定波长滤光片，另一侧镀有反射膜和增透膜。光信号在内部呈现Z字形反射路径，实现波长分离。文章以可见光LED为例，在ZEMAX中演示了非序列模式下的建模过程，重点介绍了滤光片和膜层的参数设置方法。需要注意的是，入射角度需根据玻璃折射率、通道高度和厚度精确计算，否则可能导致光泄漏。该建模方法同样适用于光通信中的光纤激光器系统。

Zhaxibamao的博客 1756

协作机器人参考时钟设计：SiTime MEMS硅晶振选型与EtherCAT PTP同步实践

面向协作机器人硬件工程师的参考时钟选型笔记：五处时钟位置、四大工况痛点、五款SiTime型号参数速查与FAQ。

yqmao2026的博客 514

微信聊天记录解密，必须是root的手机

手机上安装x-plore软件，将/data/data目录的相关EnMicroMsg.db auth_info_key_prefs.xml拷贝到/storge/emulated/0目录后才可以拷贝到电脑。路径：/data/data/com.tencent.mm/shared_prefs/auth_info_key_prefs.xml。但是是加密过的需要解密解密密码生成规则是手机IMEI+微信UIN md5(32位小写)后的前7位。安卓手机要root测试版本微信要7或者8版本都可以。选择message表。

venus60的专栏 1009

从零开始跑通3DGS教程：(三)坐标系与尺度编辑(CloudCompare)

本文所属《从零开始跑通3DGS教程》系列文章； sfm重建的点云已经丢掉了尺度信息，并且坐标系跟图像数据有关(SFM初始化选择的图像)，所以如果想恢复物理真实尺度，以及在想要的视角下渲染，那么需要对尺度和坐标系进行编辑修正，下文介绍如何使用CloudCompare修改坐标系和尺度

诺有缸的高飞鸟的博客 2872

JFM9VU13P/XCVU13P+AD/DA信号处理板

UDPCIe-403P为高性能计算与信号处理专用模块，基于VU13P FPGA，支持4通道1.25G@14bit A/D与2通道12G@16bit D/A同步采样回放，配备双FMC接口、2组80bit DDR4（最大16GB）、PCIe3.0×16及多路万兆以太网，支持全国产化设计，适用于通信、雷达、卫星等场景，具备高可靠性与强扩展性。

universaldata的博客 179

手把手入门YOLO到改进优化教程 | 【P1基础篇】YOLOv8网络架构原理

本节先来学习基础知识，以YOLOv8进行讲解入门，拿YOLOv8入手掌握YOLO的底层逻辑，也可以基于此来轻松学习后面更新的YOLO系列（大部分YOLO版本的核心思想一致，更新是基于旧版本做结构升级、优化策略，学习成本会越来越低）。

嵌入式阿齐Archie 2万+

如何用一套FPGA+AMP+Linux组合拳，解决多路采样的 “丢帧、错相、抖动“问题

基于飞凌嵌入式OK3576-C开发板与安路FPGA协同架构，采用FPGA硬实时采集与多核异构协同设计，实现了64路电力信号的实时处理与可视化：安路FPGA完成64路同步采集与数据传输，SoC实时核运行RTOS，专注FFT与保护逻辑，Linux端负责波形显示与系统管理。方案兼顾高实时性与系统稳定性，验证了“FPGA+多核异构”架构在电力保护领域的可行性，可为高精度电力监测设备的开发提供参考范式。

飞凌嵌入式 331

visio安装包

Microsoft Office Visio 是一款专业的制图软件。利用经过更新的形状、协作工具和数据链接图表，创建专业级图表以简化复杂的信息。

WINCC7.3破解文件

WINCC7.3硬件够破解文件，有需要的下载！WINCC7.3硬件够破解文件，有需要的下载！

LabVIEW CompactRIO 凭什么比工控机稳（系列 01/05）

CompactRIO以实时处理器、FPGA与C系列I/O模块的三层架构，实现确定性、高速与灵活性的统一。实时系统确保任务准时完成，抖动极小；FPGA绕过总线，实现微秒级响应与自定义逻辑；可互换模块直接对接工业信号，简化接线。三者分工明确：FPGA“快而小”，实时处理器“算得多”，主机“给人看”。适用于高可靠性控制场景，如大型对撞机、发动机仿真等。理解此架构是后续编程与系统设计的基础。

bjcyck的博客 719

大中型超市收银系统(可直接运行)

光步前台收银系统系统功能：商品销售、商品退货、挂单、收银员权限、会员销售、单品取消、整单取消、商品查询、脱机销售、脱机数据上传，基本资料下载，开钱箱、小票打印、收款结算，支持多币种付款方式（现金、储值卡、礼券、微信等）,支持多种促销。运行环境：.net 4.0登陆信息用户名:1001 密码:123456内置商品信息，商品编码可输入00001000 - 00010000,测试效果相关功能键F5 结算 F9挂单 F11商品查询 F8退货 Insert单品取消 Del整单取消 F12开钱箱F2 会员 Ctrl+Z退出系统 Home 锁屏相关源码待公开

HFBR-1521ETZ/2521ETZ工业光模块国产替代方案：Pin-to-Pin兼容与选型指南

针对风电、列车等工业设备中5MBd速率光纤收发组件的备件短缺问题，国产替代需实现引脚、电气与光学三重兼容。芯瑞科技DT系列可实现1:1引脚对齐、TTL电平匹配及光链路适配，支持-40℃~85℃工业温域。建议按“静态参数复核—小批量测试—高低温老化—EMC验证”四步走流程评估，确保替换后系统稳定可靠，推动关键设备备件国产化与供应链安全。

2601_94949994的博客 265

TMS_WebGMaps_1.9.8.0_Full_Source

TMS_WebGMaps_1.9.8.0_Full_Source 全源码 delphi cbuilder

GW1NS原理图设计重点

GW1NS & GW1NSR & GW1NSER 系列 FPGA 产品支持 LV 版本，LV 版本器件内部没有线性稳压器。电压种类包括 VCC 核电压、VCCX 辅助电压和 VCCIO Bank 电压。上电顺序 VCCX 不晚于 VCC 上电。VCCX 必须大于等于 VCCIO，不然 VCCIO 会漏电电源滤波每一个 FPGA 电源输入脚就近连接一个 0.1uF 陶瓷电容到地。

u011878611的博客 222

交流有效值的DDS等相位抽样测量方案

本方案基于45位DDS相位累加器与5MHz时钟，构建与信号同步的等相位抽样基准，通过自适应触发位（bit34~37）实现0.001Hz~5kHz全频段内每周期1024/512/256/128点采样，结合滑动窗口平方增量累加与右移10位除法，最终开方输出有效值。全程无需硬件除法，精度高、响应快，有效抑制非整周期截断误差，适用于变频器等电力电子装置的实时RMS测量。

weixin_47151388的博客 426

工业短距 POF 光模块选型：AFBR-1624Z / 2624Z 与国产 DT 系列对比指南

本文对比Broadcom VersatileLink系列与芯瑞科技DT系列POF光模块，梳理50MBd工业通信选型步骤。核心指出：发射端（AFBR-1624Z/DT-1624Z）与接收端（AFBR-2624Z/DT-2624Z）不可互换，需成对使用；重点强调逻辑电平、传输距离、光纤端面质量及国产替代实测验证等关键问题，提供可落地的工程指导。

2601_94949994的博客 247

NI PXIe‑5820 PXIe-5860 PXIe-5841基带 PXI 矢量信号收发仪

NI PXIe-5820是2槽PXIe基带矢量信号收发仪，支持DC~500MHz、1GHz瞬时I/Q带宽，集成FPGA实现实时信号处理、DPD、ET及自定义算法。适用于5G/WiFi6/7、UWB基带芯片验证、功放DPD测试、MIMO基带阵列与通信原型开发。通过差分I/Q接口直连射频前端，需外接上变频模块生成射频信号。具备高带宽、低延迟、多模块同步优势，搭配RFmx与LabVIEW/Python实现自动化测试与开发，是基带IC实验室与产线测试的理想平台。

QH13929231880的博客 394

LED 恒流驱动芯片 YL16020 详解：16 通道、10MHz、±4% 精度，附电流计算与级联应用

YL16020 属于LED 恒流驱动控制专用电路，内部集成 CMOS 移位寄存器与锁存器，可把串行的输入数据转换为 16 路并行恒流输出。它面向的是多 LED 需要"等亮、稳定、可级联控制"的场景——典型如 LED 点阵显示屏、LED 背光、灯条等。不管 LED 正向压降（Vf）如何离散、供电如何波动，每路电流都基本恒定，从而避免了电阻限流方案中"电压一变、亮度就漂"的问题。

2608_96116088的博客 212

安装记录-vivado2020.2

下载图示资料中的B盘（工具盘）英文路径，默认安装（可修改安装路径，其他默认）

horse_2007s的博客 193

可综合 RTL 的风格与陷阱：组合逻辑、时序逻辑与赋值

本文揭示Verilog仿真与综合之间的核心差异，指出仿真器宽容而综合工具严格。通过四组典型陷阱——always块选择、阻塞/非阻塞赋值、锁存器推断、位宽与符号扩展，阐明风格规范的本质是规避“仿真通过、综合失败”的隐性风险。强调使用always_comb/always_ff等SystemVerilog关键字可强制语法正确性，避免时序逻辑中混用赋值方式、组合逻辑遗漏分支或位宽截断等问题，提升RTL设计的可综合性与可靠性。

oscar999的专栏 219

Vivado 2024.2，实验 03：AXI 双向数据交互

而这里为了能让ARM 能够使用 FPGA 里的加法器，才配置了AXI GPIO。让ARM 中的变量 A、B，怎么传给 Verilog 写的加法器。而判断 AXI GPIO 的 Input 和 Output，要看 AXI GPIO 与 PL 功能逻辑之间的数据流向，并且始终以 AXI GPIO 自身为参照。AXI GPIO 虽然名字里带 GPIO，但它并不一定连接 FPGA 开发板上的物理引脚。这里仿照实验二的操作即可，添加第三个 AXI GPIO。实验 03 所需要的三个 AXI GPIO 的信息。

Alca_233的博客 166

FPGA 同步 FIFO 不必是 2 的幂：深度 1、满时同拍读写与自检验证

实现任意正深度的单时钟 ready/valid FIFO，讲清非2次幂回绕、深度1、满时同拍替换和复位边界。附完整RTL与自检测试台，8组参数原生XSim实测并经独立复核；不承诺BRAM推断、时序收敛或板级结果。

hxy_programmer的博客 145

LabVIEW FPGA 编程：少编译几次的办法（系列 04/05）

本文为系列第四篇，聚焦FPGA开发核心技巧：仿真先行、速率精准计算、资源高效管理。强调“少编译”原则，推荐在仿真环境中完成开发与调试，待验证无误再编译至硬件。重点掌握时钟周期计算、触发逻辑实现（上升/下降沿、电平触发）及跨循环数据锁存。严禁将I/O节点与定时器放入子VI，避免资源浪费与仲裁开销。通过合理设计减少共享资源冲突，提升性能与可移植性。下篇将探讨I/O同步与扩展机箱选型。

bjcyck的博客 497

上一篇：合规红线已划出！智慧合同管理系统成企业“防风林”

下一篇：合同管理成本直降80%！看DeepSeek如何重塑国央企法务效能

2D激光slam四种算法建图效果对比

m0_73791170的博客

10-16

8449