USTC Verilog OJ Solutions

原创 已于 2023-04-13 19:48:42 修改 · 3.2k 阅读 · 32 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发 #Verilog #HDL #risc-v

于 2022-04-21 20:30:53 首次发布
本文介绍了RISC-V单周期CPU的设计，包括内存、寄存器堆、ALU、分支判断模块等核心组件，以及它们在指令执行过程中的作用。通过实例展示了如何处理各种指令，如加法、分支、加载和存储等，并提供了相应的仿真文件编写示例。

科大OJ

其对应的英文版：HDLBits刷题网站

01输出1

module top_module(output one);
    assign one = 1;
endmodule

02输出0

module top_module(
    output zero
);// Module body starts after semicolon
    assign zero = 0;
endmodule

03wire

module top_module(input in, output out);
    assign out = in;
endmodule

04多个端口的模块

module top_module(
    input a, b, c,
    output w, x, y, z
);
    assign w=a;
    assign x=b;
    assign y=b;
    assign z=c;
endmodule

05非门

module top_module(
    input in,
    output out
);
    assign out=~in;
endmodule

06与门

module top_module(
    input a, b,
    output out
);
    assign out=a & b;
endmodule

07或非门

module top_module(
    input a, b,
    output out
);
    assign out=!(a | b);
endmodule

08同或门

module top_module(
    input a, b,
    output out
);
    assign out = !(a ^ b);
endmodule

09线网型中间信号

module top_module(
    input a,
    input b,
    input c,
    input d,
    output out,
    output out_n   
); 
// 请用户在下方编辑代码
	wire a_and_b, c_and_d, or_out;
    assign a_and_b = a&b;
    assign c_and_d = c&d;
    assign or_out = a_and_b | c_and_d;
    assign out = or_out;
    assign out_n = ~or_out;
//用户编辑到此为止
endmodule

10向量

module top_module ( 
    input wire [2:0] vec,
    output wire [2:0] outv,
    output wire o2,
    output wire o1,
    output wire o0);
// Module body starts after module declaration
// 请用户在下方编辑代码
    assign outv[2:0] = vec[2:0];
    assign o0 = vec[0];
    assign o1 = vec[1];
    assign o2 = vec[2];
// 用户编辑到此为止
endmodule

11向量_续1

`default_nettype none     // Disable implicit nets. Reduces some types of bugs.
module top_module( 
    input	wire	[15:0]	in,
    output	wire	[7:0]	out_hi,
    output	wire	[7:0]	out_lo 
);
	// Write your code here
    assign out_hi = in[15:8];
    assign out_lo = in[7:0];
endmodule

12向量_续2

module top_module(
  input [31:0] in,
  output [31:0] out
);
    assign out[31:24] = in[7:0];
    assign out[23:16] = in[15:8];
    assign out[15:8] = in[23:16];
    assign out[7:0] = in[31:24];
endmodule

13位操作

module top_module( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] out_or_bitwise,
    output out_or_logical,
    output [5:0] out_not
);
  // Write your code here
    assign out_not[5:0] = ~({
   
   b[2:0],a[2:0]});
    assign out_or_bitwise = a | b;
    assign out_or_logical = a[0]|a[1]|a[2]|b[0]|b[1]|b[2];
    
endmodule

14位操作

module top_module( 
    input [3:0] in,
    output out_and,
    output out_or,
    output out_xor
);
    /*
    assign out_and = in[0]&in[1]&in[2]&in[3];
    assign out_or = in[0]|in[1]|in[2]|in[3];
    assign out_xor = in[0]^in[1]^in[2]^in[3];
    */
    assign out_and = &in[2:0];
    assign out_or = |in[2:0];
    assign out_xor = ^in[2:0];
    
endmodule

15向量拼接

module top_module (
    input [4:0] a, b, c, d, e, f,
    output [7:0] w, x, y, z );
    // assign { ... } = { ... };
    assign {
   
   w, x, y, z} = {
   
   a, b, c, d, e, f, 2'b11};
endmodule

16向量翻转

module top_module( 
    input [7:0] in,
    output [7:0] out
);
    assign out = {
   
   in[0], in[1], in[2], in[3], in[4], in[5], in[6], in[7]};
endmodule

17复制算子

module top_module (
    input [7:0] in,
    output [31:0] out );//
    assign out = {
   
   {
   
   24{
   
   in[7]}},in[7:0]};
endmodule

18复制算子_2

module top_module (
    input a, b, c, d, e,
    output [24:0] out );//
    // The output is XNOR of two vectors created by 
    // concatenating and replicating the five inputs.
    assign out = ~({
   
    {
   
   5{
   
   a}}, {
   
   5{
   
   b}},{
   
   5{
   
   c}},{
   
   5{
   
   d}}, {
   
   5{
   
   e}}} ^ {
   
    5{
   
   a, b, c, d, e} });
endmodule

19模块例化

module top_module(
  input 	a,
  input 	b,
  output 	out
);
  
// 请用户在下方编辑代码
    mod_a imod_a1(
        .in1(a),
        .in2(b),
        .out(out)
    );
//用户编辑到此为止
endmodule

module mod_a ( 
  input 	in1, 
  input 	in2, 
  output 	out 
);
assign out = in1 & in2;
endmodule

20基于端口位置的实例化

module mod_a(
	output out1, out2,
	input in1,in2,in3,in4);
	assign out1 = in1 & in2 & in3 & in4; 	//这只是一个简单的示例
	assign out2 = in1 | in2 | in3 | in4;	//这只是一个简单的示例
endmodule

module top_module( 
    input a, 
    input b, 
    input c,
    input d,
    output out1,
    output out2
);
// 请用户在下方编辑代码
mod_a imod_a1(out1, out2, a, b, c, d);
// 用户编辑到此为止
endmodule

21基于端口名称的实例化

module mod_a (
    output   out1	,
    output   out2	,
    input    in1	,
    input    in2	,
    input    in3	,
    input    in4
);
    assign out1 = in1 & in2 & in3 & in4;    //这只是一个简单的示例
    assign out2 = in1 | in2 | in3 | in4;    //这只是一个简单的示例
endmodule

module top_module ( 
	input	a	,
    input	b	,
    input	c	,
    input	d	,
    output	out1,
    output	out2
);
	//Write your code here
    mod_a imod_a1(
        .out1(out1),
        .out2(out2),
        .in1(a),
        .in2(b),
        .in3(c),
        .in4(d)
    );
endmodule

22多个模块的例化

module my_dff(input clk,input d,output reg q);
	always@(posedge clk)
    	q <= d;
endmodule

module top_module ( input clk, input d, output q );
 // Write your code here
    wire t1, t2;
    my_dff idff1(clk, d, t1);
    my_dff idff2(clk, t1, t2);
    my_dff idff3(clk, t2, q);
endmodule

23模块与向量信号

module my_dff8(
  input clk,
  input [7:0] d,
  output reg [7:0] q
);
	always@(posedge clk)
    	q <= d;
endmodule

module top_module(
  input clk,
  input [7:0] d,
  input [1:0] sel,
  output reg [7:0] q
);
  // Write your code here
    wire [7:0]t1;
    wire [7:0]t2;
    wire [7:0]t3;
    my_dff8 idff8_1(clk, d, t1);
    my_dff8 idff8_2(clk, t1, t2);
    my_dff8 idff8_3(clk, t2, t3);
    
    always @(*) begin
        case(sel)
            2'd0: q <= d;
        	2'd1: q <= t1;
        	2'd2: q <= t2;
        	2'd3: q <= t3;
        endcase
    end       
endmodule

24加法器

module add16 ( input[15:0] a, input[15:0] b, input cin, output[15:0] sum, output cout );
	assign {
   
   cout,sum} = a + b + cin;
endmodule

module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
  wire c;
    add16 iadd16_1(.a(a[15:0]), .b(b[15:0]), .cin(0), .sum(sum[15:0]), .cout(c));
    add16 iadd16_2(.a(a[31:16]), .b(b[31:16]), .cin(c), .sum(sum[31:16]), .cout());
endmodule

25多层次例化加法器

module add1 ( input a, input b, input cin,   output sum, output cout );
// Full adder module here
    assign sum = a ^ b ^ cin;
    assign cout = (a&b)|(a&cin)|(b&cin);
endmodule

module top_module (
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum    
);//
    wire c;
    add16 a0(.a(a[15:0]), .b(b[15:0]), .cin(1'b0), .sum(sum[15:0]), .cout(c));
    add16 a1(.a(a[31:16]), .b(b[31:16]), .cin(c), .sum(sum[31:16]), .cout());
endmodule

26进位选择加法器

module add16 ( 
	input[15:0] a, 
    input[15:0] b, 
    input cin, 
    output[15:0] sum, 
    output cout 
);
	assign {
   
   cout,sum} = a + b + cin;
endmodule

module top_module(
    input [31:0] a,
    input [31:0] b,
    output [31:0] sum
);
    wire [15
最低0.47元/天 解锁文章
中科大OJ Verilog 在线评测题解 100-105
wangyonglongfeng的博客
12-09 2690
近跟着老师学习Verilog，做了中科大的练习题，将答案记录一下。
USTC Verilog OJ 重点题目题解
weixin_47296244的博客
09-04 1709
USTC Verilog OJ 难点题目
verilog简单入门day3
最新发布
Jiunen的博客
09-26 198
今天先学习generate 循环。
Verilog OJ刷题 3 wire
h420405961的博客
03-30 678
Verilog OJ刷题 3 wire
Verilog OJ刷题 5—8 逻辑门
h420405961的博客
03-30 465
Verilog OJ刷题 5—8 题 集合
Verilog OJ刷题 1 输出1
h420405961的博客
03-30 803
Verilog OJ刷题 1 输出1
【USTC】verilog 习题练习 16-20
Nothing
01-17 1315
16 向量翻转题目描述创建verilog电路，将8bit的输入信号按bit翻转，并输出到输出端口，如下图所示：输入格式8 bit in输出格式8 bit out, 为in的向量翻转17 复制算子题目描述复制算子是拼接算子的一种特殊情况，如a={b,b,b,b,b,b}便可以写成a={6{b}}的形式。复制算子的格式为：{num{vector}}，其中num必须为常量。创建一verilog电路，将一个8bit位宽的输入信号进行符号位扩展，并通过32bit的输出端口输出，如下图所示输入格式。
ustc-course:USTC iCourse-适用于USTC学生的热门课程评分平台
05-11
USTC 评课社区 USTC 评课社区是使用 Python 3 + Flask + SQLAlchemy 开发的 Web 系统。 安装 安装此系统前，请首先安装： Python 3 MySQL 5.5+ Nginx 配置和创建数据库 在 MySQL 配置文件（如 /etc/mysql/my.cnf）...
USTC-TFC2016-master
07-04
由于提供的信息极度有限，并未给出具体的文件内容，因此无法生成具体的关于USTC-TFC2016-master项目的详细知识点。但是，可以根据标题中提供的关键词“USTC-TFC2016”和“安全cnn”进行一些合理的推测和描述。 USTC...
ustc.rar_ustc
09-19
标题中的"ustc.rar_ustc"表明这是一个与“ustc”（中国科学技术大学）相关的压缩文件，可能包含了ACM（国际大学生程序设计竞赛）的比赛解题报告。描述中的"acm 中国科学技术大学 ustc 1200 1208 解题报告"进一步确认...
探索未来电子设计的新里程：Verilog-OJ
gitblog_00043的博客
04-06 541
探索未来电子设计的新里程：Verilog-OJ 项目简介 是一个开放源代码的在线Verilog HDL（硬件描述语言）编程与评测平台。旨在为电子工程师、学生和爱好者提供一个便捷的环境，用于编写、测试和验证他们的数字逻辑设计。通过Web界面，用户可以轻松地进行硬件电路模拟，无需本地安装复杂的开发工具。 技术分析 该项目的核心是基于Python构建的服务端，它接收并处理用户的Verilog代码提交，然...
应用verilog实现FPGA编程
04-20
应用与basys2板子开发，应用编程语言verilog的一些细节，希望有帮助。
Verilog OJ刷题 4 多个端口的模块
h420405961的博客
03-30 268
Verilog OJ刷题 4 多个端口的模块
Verilog OJ刷题 2 输出0
h420405961的博客
03-30 658
Verilog OJ刷题 2 输出0
中科大OJ Verilog 在线评测题解 1-23
wangyonglongfeng的博客
11-30 2694
最近跟着老师学习Verilog，做了中科大的练习题，将答案记录一下
记录在HDLBits练习verilog
ustczzx的博客
11-19 383
题目让写一个上升边缘检测的问题，一开始完全不理解到底检测谁的边沿，看了半天的波形图也没看明白，代码也是没看懂，在优快云上查找终于整明白了，记录一下第一个小困难。 题目索引：HDLBits-Circuits-Sequential Logic-Latches and FlipFlops-Detect an edge 主要是知道为啥要把信号存到寄存器里temp_1<=in;，然后在做pedge<=~temp_1&in运算，在我看来那不是和直接pedge<=~in&in是一样
Verilog 99题之001-009
weixin_30372371的博客
11-10 770
001. 画出CMOS反相器的电路原理图。 衬底的连接问题。PMOS衬底接电源，NMOS衬底接地 002. 反相器的速度与哪些因素有关？什么是转换时间（transition time）和传播延迟（propagation delay）？ 反相器的速度与哪些因素有关。 （1） 电容（负载电容、自载电容、连线电容）较小，漏端扩散区的面积应尽可能小。输入电容要考虑： （1）Cgs 随栅压而变...
软考~系统规划与管理师考试——真题篇——2023年上半年——综合知识——解析版
stqer的博客
01-21 3603
下列正确的是 （）。61、 GB/T28827.2《信息技术服务运行维护第2部分：交付规范》给出运维服务供需双方从服务级别协议签署到结束的过程中，对交付管理的（）、实施、（）和改进方面提供的原则框架，以及对交付（）、交付方式、交付成果给出的指导建议。69、国家标准的制定有一套正常程序，分为预阶段、立项阶段、（）阶段、征求意见阶段、审查阶段、批准阶段、（）阶段、复审阶段及废止阶段。65、有计划的风险应对应考虑到风险的重要性、（）的有效性、（）的及时性、（）的现实性、是否可以被各方接受，并要有一个明确的（）。
国家标准GB7713-87
weixin_30882895的博客
08-13 5934
国家标准GB7713-87：科学技术报告、学位论文和学术论文的编写格式国家标准GB7713-87：科学技术报告、学位论文和学术论文的编写格式1 引言　　1.1 制订本标准的目的是为了统一科学技术报告、学位论文和学术论文(以下简称报告、论文)的撰写和编辑的格式，便利信息系统的收集、存储、处理、加工、检索、利用、交流、传播。　　1.2 本标准适用于报告、论文的编写格式，包括形式构成和题录著录，及其撰写...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值