- 博客(207)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 cadence 报错Cannot perform annotation of heterogeneous part ‘U?B(Value G1)
Cadence原理图设计出现ORCAP-1376报错，原因是多part器件未被正确识别。本文提供两种解决方案：1.复杂方法是为器件添加描述和package属性，但操作繁琐；2.简易方法是先自动编号，对无法识别的器件手动指定第一个bank的位号，再执行自动编号即可完成剩余编号。该方法通过分步处理解决了多part器件识别问题，比修改封装属性更简便高效。
2025-10-28 14:20:59
134
原创 UART模块关键标志位
大家好，这里是大话硬件。最近在项目中遇到了STM32串口的问题，复习一下这块的知识点。UART模块的内部框图如下：学习串口的时候，主要有以下几点核心内容。
2025-10-26 13:44:07
64
原创 随机存取存储器的历史：从磁鼓存储器到 DDR5
大家好，这里是大话硬件。看到一篇介绍内存发展历史的文章，分享给大家。计算机的随机存取存储器 （RAM） 在允许计算机执行进程和程序方面发挥着典型作用。与对应的 ROM（只读存储器）不同，RAM 的内存实际上不是永久性的或易失性的。因此，一旦计算机关闭，RAM 的内容将不复存在。因此，RAM 不用于存储作系统程序、输入/输出系统和其他必要实用程序等永久信息。相反，它充当 CPU 可以执行其计算并运行您的程序或游戏的临时空间。
2025-10-02 17:14:59
890
原创 高速电路逻辑电平转换设计
现在很多SOC器件为了降低功耗，都把IO口的电平设计成了1.8V，核电压0.85V，当这种SOC做主平台时，在做接口设计需要格外关注电平的匹配。单板中经常需要将1.8V的电平转换成3.3V或者转成5V。如果没有注意到输入和输出信号之间的电平匹配，系统就无法正常工作。这篇文章主要从两个简单的案例入手，分析电平转换电路需要注意的一些问题，以及在此类芯片数据手册中几个重要参数的解读，对开发人员来说，掌握这些器件的参数是器件选型必须关注的点。1. 三极管做电平转换以常见的三极管做1.8V转3.3V为案例。电路图如下
2025-09-30 11:48:40
108
原创 如何阅读英文数据手册Datasheet
这篇文章结合在平时工作中需要经使用的一项技能——如何阅读数据手册来分享。文章的结构和目录如下：整篇文章阅读大约需要10分钟。一直关注我公众号的朋友应该比较清楚，平时在“大话硬件”群里面，好几次有朋友提到希望我分享一些学习硬件，提升专业能力的经验。不是我不愿意分享，是我感觉自己经验还不足，而且也不想说一些自己没有验证过，还确实有效的，所谓的经验。其实在刚开始学习任何一门相对专业的技能时，或多或少都会面临这样相似的困境。正如那句话说的，师傅领进门，修行在个人。刚入门时，有个师傅带一带上手还是要稍等的快一点。不是
2025-09-30 11:48:12
851
原创 一次讲全所有电平转换芯片原理和使用！
本文深入解析电平转换芯片的内部架构与工作原理，通过多张示意图详细展示不同电平转换方案的设计实现。内容涵盖各类电平转换技术的核心原理、电路结构及应用场景，为硬件工程师提供全面的技术参考。文末提供相关资料获取方式，助力开发者深入理解电平转换技术并应用于实际项目。
2025-09-21 09:21:22
166
原创 Npass gate transistor是什么器件？
本文探讨了一种特殊的NMOS器件——N-channel pass-gate transistor。作者通过对比传统NMOS管的结构差异，发现该器件衬底B未与源极S相连而是直接接地。结合TI电平转换芯片的应用实例，详细分析了其工作原理：当栅极固定偏置时，器件在低压下呈现导通特性，当电压超过阈值（1.2V）时自动关断。文章揭示了该器件在电平转换电路中的关键作用，并反思工程师需突破惯性思维，深入理解器件本质特性。通过解构特殊符号的NMOS管，展现了硬件设计中注重细节的重要性。
2025-09-20 19:18:36
103
原创 SDRAM详细分析- 10内存特性对比
在上面对比中，有两个概念需要理清楚，带宽和速率。速率是指单根数据线上每秒传输数据的速度，而带宽并不限制数据线的总数，带宽是单位时间内总线上每秒传输数据速度。简单理解就是速率以单根线为基础，带宽以所有的线为基础。提升内存颗粒的数量就能提高带宽吗？并不是，如果这些内存都是用的一个通道，那么只能提升容量，提升不了带宽。所以，要提升带宽，要么增加速率，要么增加通道数假设一个SOC的DDR通道数为2，对应DDR4x16，使用最高频率是3200Mbps，则总带宽是216。
2025-09-15 12:52:53
69
原创 SDRAM详细分析—09 DDR3器件管脚描述
橙色框是额外配置管脚，在ZQ上要接240Ω的电阻，简单的理解就是这个电阻可以让DDR进行校准的时候作为参考，更好的输出信号，提高信号完整性。基于上面对DDR3原理图的分析，再看DDR4的原理图，是不是就完全没问题，功能管脚和DDR3基本一样，这里DQS分了低8位和高8位而已。前面一系列的文章，对SDRAM器件内部的原理进行了分析，今天这篇文章结合DDR3 SDRAM 颗粒，具体看看这个课题管脚的描述。在网上下载海思开发板的原理图，可以看到海思原理图DDR3的连线如下，将其分为5个部分。
2025-09-14 22:24:23
68
原创 SDRAM详细分析-08 数据手册解读
三星等厂商将停产DDR4内存颗粒，转向利润更高的DDR5等产品。国内内存厂商多依赖进口晶圆，面临产能受限问题。文章以MT46V型号512Mb DDR内存为例，详细解析其内部结构：4位宽、4bank设计，每个bank容量32Mbx4。通过计算得出行地址8192行、列地址16384列，并说明数据读取时的8位预取机制。最后介绍行/列地址通过RAS#和CAS#信号区分的原理，为国产内存替代方案提供技术储备。
2025-09-06 22:10:58
186
原创 SDRAM详细分析—07 存储器阵列寻址
大家好，这里是大话硬件这篇文章将分析实际SDRAM内部是如何进行寻址以及内存单元分布方式。根据前面的内容，从小容量到大容量进行迭代分析。
2025-09-06 15:23:41
219
原创 SDRAM详细分析—06 存储单元架构和放大器
大家好，这里是大话硬件。在前面文章中提到，SDRAM最小存储单元是一个晶体管和一个电容，下面具体分析一下这些存储单元到底是如何构成SDRAM。
2025-09-05 22:36:04
98
原创 SDRAM详细分析——04 内存控制器
大家好，这里是大话硬件。前面文章中提到了内存要想高效的工作，需要精心安排各种指令和解决冲突。这些工作任务的都是由内存控制器来完成。通用的内存控制器主要分为2个部分，前端和后端。前端是内存控制器和系统内部打交道的接口，主要响应CPU和其他部分的读写请求。前端的设计是独立于内存类型，无论后面是接DDR2还是DDR4，前端的工作方式不会发生变化。后端是内存控制器直接和内存颗粒打交道的接口，它高度依赖于内存类型，也就是说如果单板上是DDR2颗粒，后端就必须懂DDR2所有专用指令集，时序参数和操作协议。
2025-08-24 19:43:15
121
原创 SDRAM详细分析——03 流水线内存访问和内存效率
大家好，这里是大话硬件。在上一篇文章中介绍了SDRM读写数据最基础的内存访问周期，其中提到了因为电容漏电，SDRAM工作时需要不停的刷新，这无疑是会降低DDR的效率。为了进一步提升DDR的效率，目前采用的技术是流水线内存访问方式。对硬件开发人员来说，流水线内存访问的实现的基础是SDRAM的命令总线和数据总线分开。下面的图解释了流水线操作指令的核心。
2025-08-24 10:35:12
119
原创 SDRAM详细分析——02 内存访问周期
大家好，这里是大话硬件。上一篇文章介绍了SDRAM基础，了解到SDRAM的发展历程。这篇文章主要总结SDRAM内部的构造和最基础的内存访问周期。打开DDR的数据手册，在Diagram这一页如下所示：上面的框图说明SDRAM内部有大量banks，即多bank架构。这个多Bank有点像图书馆里面的书架。下面是1Gb内存DDR3手册，可以看到有8个Banks，对应到框图里面的Bank0~Bank7将Bank类比成书架，如下所示在Bank内部，存在不同的行Rows，而每一行又有很多列columns。
2025-08-23 08:52:42
70
原创 SDRAM详细分析——01 SDRAM基础
本文介绍了SDRAM的工作原理及其发展历程。SDRAM是在DRAM基础上演变的同步动态随机存取内存，通过内存控制器与CPU交互。与片内SRAM相比，SDRAM成本低但速度慢，需要定期刷新。文章对比了DRAM（单管+电容）和SRAM（六管）的结构差异，并介绍了从SDR到DDR系列的技术演进，包括DDR2/3/4/5等为提升带宽所做的改进。最后指出实际应用中需平衡内存容量、带宽、速度和成本等因素。下篇将探讨SDRAM的Bank结构。
2025-08-11 22:25:21
173
原创 Allegro软件光绘文件Artwork到底如何配置？
大家好，这里是大话硬件。今天这篇文章主要写一下Allegro软件在设计多层板时，这个切换视图的Film是怎么来的。在软件中，设置切换视图的功能是Artwork，在出光绘文件时需要用到，画PCB时因为切换层视图同样要使用，因此，在设计之初就需要配置好。在我们公司这一块全部由PCB工程师完成，但是一直很好奇这里面需要配置哪些东西，于是就有了这篇文章。经过学习发现，对于任何一个PCB的artwork都需要设置这6个层的底片。
2025-07-25 23:06:42
676
原创 allegro软件如何完成一个贴片封装的制作
本文详细介绍了SMD封装制作流程，以SOT-223封装为例。首先解析了封装的四个关键要素：焊盘、位号丝印、阻焊层和钢网。然后通过LM1117芯片的实例，演示了封装制作过程：包括焊盘尺寸设计（考虑阻焊层和钢网层）、焊盘位置摆放、丝印框绘制、Place Bound区域设置以及装配层丝印添加。文章强调制作封装的关键是准确理解器件规格书中的尺寸要求，并正确使用Allegro软件中的各图层功能。最后总结了封装制作的五个核心步骤：识别焊盘类型、制作焊盘、摆放焊盘、添加丝印信息和保存封装库。
2025-07-24 08:57:04
880
原创 allegro 16.6配置CIS库报错 ORCIS-6129 ORCIS-6469
配置CIS库一直出现问题，查看了capture.ini的路径是对的，数据库的配置也是对的，但是就是无法识别。经过多次的尝试和思考发现，是库文件存放的文件夹我加了空格符号，路径无法被识别。另外建数据库的时候，没有使用系统DSN使用的是用户DSN。
2025-07-22 22:06:03
422
原创 LP wizard 软件安装教程
成功安装LP Wizard软件的关键在于正确选择安装包和破解方法。必须确保安装包与教程匹配，并默认安装在C盘。推荐使用馒头破戒大师最新版进行一键破解，安装完成后需重启电脑才能正常使用。文中提供了详细的安装截图和注意事项，帮助用户避免常见错误，顺利完成软件安装和破解。
2025-07-19 17:49:18
202
原创 手把手教你DC-DC 布局注意事项
本文分享了非隔离式开关电源PCB布局的关键要点。首先强调电源模块应远离敏感电路，避免干扰和热损坏。布局设计需注意三点：1) 模块位置和叠层设计，建议将小信号置于地平面间屏蔽噪声；2) 功率器件布局要最小化面积和环路，降低辐射和寄生电感影响；3) 控制信号需差分走线，缩短驱动线长度。文中提供了具体布局示例和设计规范，包括开尔文连接采样、多路电源地线分离等实用技巧。这些措施能有效改善EMC性能，减少振铃和损耗。完整英文文档可通过公众号获取。
2025-07-12 09:53:01
421
原创 自恢复式保险丝如何实现自恢复？
自恢复保险丝（PPTC）是一种基于聚合物材料的正温度系数热敏电阻，具有自动恢复特性。其工作原理是通过导电微粒在聚合物基体中形成导电网络，当电流或温度异常时，聚合物膨胀导致导电通道断开，呈现高阻态保护电路；故障消除后自动恢复低阻状态。关键参数包括维持电流、动作电流、耐压值、耐流值和初始/动作后电阻等。其性能受温度显著影响，动作时间随温度升高而缩短，且复位后电阻会随时间逐渐恢复至初始值。这种元件广泛应用于电路过流保护领域。
2025-06-14 22:11:26
563
原创 保险丝工作原理
本文介绍了保险丝的基本知识，包括其物理结构（熔体、电极、支架三部分）和工作原理（电流发热导致熔断）。重点解析了保险丝选型的7个关键参数：额定电压需高于电路峰值电压2.5倍；额定电流应考虑温度影响；允通能量决定抗浪涌能力；中断能量需大于最大故障电流；温度折减系数；快慢熔特性选择；以及使用寿命的降额系数（0.6-0.8）。通过分析2kV共模浪涌测试中的保险丝断开现象，文章为电路保护设计提供了实用参考。
2025-06-14 22:07:51
264
原创 allgero导入报错：Program has encountered a problem and must exit. The design will be saved as a .SAV file
软件冲突，重新新建工程，使用英文路径，关闭find option面板之类的都不好使，按照上面的做法，就能正确导入文件。把这个文件夹下面的东西都删除掉，在删掉之前可以把env文件拷贝一份出来，删除其他文件后。再把这个env文件放回去就可以了。网表可以正常导入，没有报错。
2025-04-05 21:05:57
958
原创 cadence17.4和16.6同时安装无法使用的问题
经过对报错的问题分析，发现还是17.4的lic文件和16.6的不一样，16.6的版本总是无法找到自己对应的lic文件。卸载了，重新单独安装16.6，这里就是正确的。包括使用这些工具去修复这些问题，都无法接近。已经放弃了，使用哪个版本就安装 哪个版本。这个也无法解决问题。
2025-04-05 16:50:02
1641
1
原创 2024年终复盘——成长是经历带来的认知升级
大家好，这里是大话硬件。时间飞快，如白驹过隙，转眼间2024年已经结束了。坐在桌前写2023年终总结的印象恍如昨天。上周对2024年读书目标进行了总结，具体内容见文章《2024年阅读100本书籍目标总结》。按照老规矩，今天这篇文章对2024年进行复盘。这也是在公众号持续更新年终总结的第4年，前面3年的复盘总结可以看文章末尾的链接。回顾2024年，主要从学习，工作和生活方面进行复盘。
2024-12-29 16:09:53
613
原创 2024年阅读100本书籍目标总结
大家好，这里是大话硬件。2024年初，我在大话硬件群里定了一个小目标——今年读100本专业之外的书籍。定这个目标的时候，我知道肯定完成不了。100本书认真读下来，耗时耗力。毕竟这个目标只能利用下班后，周末以及假期时间来完成。2月底更新了一篇文章，记录了当时阅读进度。《2024年读书目标进展更新》今天晚上统计了今年的阅读书单，一共26本。完成率只有26%，不到1/3。可能有些人不解，定这个目标的时候既然知道了无法完成，那我为什么还要坚持执行呢？
2024-12-29 16:04:45
788
原创 是什么决定了我们毕业后的能力增长？
*就像我写公众号这件事，最开始在做时，并不知道有什么用，也没想着对我有多大的提升，就是想把这个问题搞清楚，写出来。坚持了1~2年时间，也没看到自己明显的进步，但是随着不断积累，现在回头看，开始写100字都很难，现在直接能写2000字。由于我平时经常研究如何提升进步，因此，工作中会留意身边同事能力成长，慢慢我发现，有些人虽然毕业学校一般，但是经过几年的锻炼，能力却超过了那些学校更好的人。在管理学上，Hay管理顾问公司将领导风格分为六种类型：指令型，愿景型，亲和型，民主型，领跑型，教练型。
2024-10-20 10:41:59
804
原创 曾国藩六戒劝世良言
今天读了一本9月份刚出版的书籍《寸进：人人可学曾国藩》，这本书在豆瓣上评分9.1分。书中结尾有一段话，下班回来直接抄写在房间的白板上了，同步分享给大家。大家好，这里是大话硬件。
2024-10-07 13:08:28
389
原创 人生小满胜万全
单纯就买房这件事情来说，买房之所以这么复杂，究其原因：其一，买房这件事，本身就是一件复杂的事情，涉及到个人生活，工作，家庭，小孩教育方面方面，内容比较多；其二：大部分人在意的点，通勤，户型，地理位置，都无法很好的全部满足，导致很难抉择，有些人摇到了甚至最后又放弃了；在这件事中，我深刻地体会到：有时候奔着一个念头去做，虽然我们不知道何时能做成它，但是在接近目标的过程中，可能会有意想不到的收获，勇敢地往前踏出第一步，远远比我们站在原点犹豫百步要更加有意义，更不是在目标未完成后，再去懊悔当初应该再努力一点更好。
2024-09-21 22:27:28
272
原创 推荐几本值得阅读的书籍！
大家好，这里是大话硬件。初次关注我公众号的朋友第一反应基本都是认为内容太专业！其实不然，大话硬件公众号除了有硬件设计方面的内容，还包含书籍推荐，个人反思总结模块等内容。今天这篇文章继上篇荐书《相见恨晚的一本书《纳瓦尔宝典：财富与幸福指南》后，再给大家推荐几本我最近阅读完的书籍，趁热打铁，写下对这几本书读完的感受。
2024-09-21 22:25:37
801
原创 相见恨晚的一本书《纳瓦尔宝典：财富与幸福指南》
这大家好，这里是大话硬件。今天给大家推荐一本书《纳瓦尔宝典：财富与幸福指南》，以前或多或少听过这本书名，但是没有读过。最近阅读了这本书，唯一的感受就是相见恨晚！这本书，宜早不宜晚！这本书主要从财富和幸福两个大的维度写了纳瓦尔在生活中观念和思想，文章的金句非常多，这里摘录部分，剩下的推荐大话硬件的小伙伴们读一下原书。
2024-09-21 22:23:02
865
原创 DC-DC控制器芯片内部如何实现PWM控制？
在前面文章中，结合UC3842芯片内部框图，陆续实现了芯片的振荡器功能，参考电压功能，过欠压保护功能。因此电容和电阻的增加，在低频时，并未影响系统的增益和相位，但在高频时，RC形成通路，改变了反馈阻抗，高频增益和相位均有改变。结合今天的文章，目前芯片内部红框内部的模块均进行了仿真实现，后续将这些模块拼起来，组成UC3842芯片，实现控制器的功能。实现思路如下：模拟一个输出电压，纹波变化频率和内部斜坡频率一样，通过采样输出电压和斜波电压进行比较来控制PWM的占空比。（1）使用恒流源对电容充电，实现斜坡信号。
2024-08-11 17:45:29
478
原创 芯片内部如何实现过欠压功能？
从上面的描述可知，芯片在工作时，需要电压达到16V，但是电压跌落到10V后，芯片就不能工作。当芯片电压跌落到10V，产生相反的信号，来关断芯片内部的模块。仿真结果说明，当电压低于16V，VCC_ON的信号一直为低电平，当电压高于16V，VCC_ON为高电平，代表芯片进入正常的工作模式；滞回比较器的窗口电压为6V，上限电压为16V，下限电压为10V，则参考电压为13V。仿真电路实现方案：VCC设定为18V，从0V开始上升，保持一段时间后，开始下降，模拟电路上下电的过程，观察比较器输出信号。
2024-08-10 16:30:47
448
原创 芯片内部如何实现VREF参考稳压源？
这里最重要的器件就是分段线性电阻R8，从它功能可以看出，当电容两端电压为5V以下时，流过电阻R8电流为0A，当电容两端电压为5V以上时，立马以1000000倍的电流吸收能力对电容充电电流进行旁路。使用上面仿真电路可以实现简单VREF功能，芯片上电后，稳定在设定的5V电压。因此，只要电压低于5V，就会继续对电容充电，高于5V就对电阻充电，这样就能实现电容电压稳定在5V。实现思路：使用电流对电容充电，当电容充电到VREF后，就对其电流进行旁路，只要保持电容上电压稳定，VREF电压就能保持稳定。
2024-08-08 09:10:56
1087
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人