**********************************提前需要知道的基础知识******************************************
时钟树的配置主要分为两个部分, 第一部分是时钟的生成, 第二部分是外设时钟配置

***********************************正文:1系统时钟生成**************************************
时钟生成部分, 在硬件设计上,一般采用外部晶振作为时钟源, 配置时如下图,在RCC中将HSE时钟设置为外部晶振模式。

设置好后, 进入时钟配置界面, 我们这里硬件上用的晶振是25MHz的, 因此, 在外部输入频率上,填写25MHz*(如下图)
该频率将经过HSE接入分频器(下图中绿框)进行分频, 为方便后面进行锁相环倍频, 这里一般按输入频率进行分频, 将其转为1MHz。
接着进入锁相环进行倍频得到系统时钟路径又下图所示,绿框经过MainPLL 经过PLLCLK得到SYSCLK(系统时钟) M4内核的最大系统时钟为168MHz, 一般都按最大值来配置。

***********************************正文:2外设时钟生成**************************************
系统时钟生成后, 经过分频器传递给后续外设部分, 外设时钟的频率根据手册上外设总线的限制来配置, (均按最大值)
例如APB1总线上的最大时钟为42MHz,那么时钟信号经过APB1的分频器,分成1/4即 42MHz作为APB1的外设时钟。定时器的时钟也是来源APB1的分频器,但是经过了一个自带的倍频器, 加倍后,以84MHz作为外设定时时钟。
