(5)SPI应用设计及仿真验证2 —— 设计代码实现

少卿不在大理寺

已于 2022-02-24 17:56:07 修改

阅读量729

点赞数 2

CC 4.0 BY-SA版权

分类专栏：数字IC设计从入门到实战文章标签： IC IC设计 verilog spi

于 2022-02-14 14:22:51 首次发布

本文链接：https://blog.youkuaiyun.com/CAUC_learner/article/details/122921232

数字IC设计从入门到实战专栏收录该内容

31 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细探讨了SPI通信协议的代码实现，重点分析了SCLK的边沿触发逻辑，以及在master和slave中bit_cnt_r的变化。解释了在不同阶段CSN、MOSI和MISO信号的控制原理，同时解析了采样和数据传输的时机选择。通过代码实例和思考问题，深入理解SPI通信中的关键细节和延迟效应。

（二）代码实现

1）实操代码——master

module spi_master(
    input        clk,
    input        rstn,
    input[11:0]  cmd_in,
    input        cmd_valid,
    input        miso,

    output       sclk,
    output       csn,
    output       mosi,
    output       cmd_ready,
    output[7:0]  read_data,
    output       read_valid
);

parameter        BAUD_NUM = 200/10;

reg[7:0]         baud_cnt_r;
wire             baud_cnt_half = baud_cnt_r == (BAUD_NUM>>1) - 1;
wire             baud_cnt_end  = baud_cnt_r == BAUD_NUM - 1;
reg[7:0]         read_data_r;
reg              read_valid_r;
reg[3:0]         bit_cnt_r;
reg[11:0]        cmd_in_r;
reg              cmd_ready_r;
reg              csn_r;
reg              sclk_r; 
reg              mosi_r;