ERROR: Step bitgen is already run.bit，TD软件报错

最新推荐文章于 2025-06-05 15:47:50 发布
最新推荐文章于 2025-06-05 15:47:50 发布
阅读量330 收藏
点赞数 1
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/2302_77254056/article/details/142860857
版权

报错一：ERROR: Step bitgen is already run.

报错二：bit文件与设备不匹配问题

报错三：ERROR: location k14 is for dedicate pin. choose another pin for normal use.

报错四：ERROR: line: 2, set_pin_assignment {clk_24m} { location = k14; } is not a valid adc command.

可能原因：未选择正确的芯片型号

解决方法：查看板子芯片型号，修改TD软件上的型号

eb5ae5bdf2ef49319940a35eb5300616.png

 

被自己蠢到了，搞半天才发现弄错芯片型号😭

偷笑醒了
关注
（6）ISE14.7生成bit文件报错解决（FPGA不积跬步101）
m0_46498597的博客
06-10 4995
引言：丘山积卑而为高,江河合水而为大。——庄子 1 软件平台 操作系统：Windows 10 开发套件：ISE14.7 2 问题描述 FPGA开发工具ISE14.7与win10系统存在兼容问题，即使win10系统解决ISE14.7添加设计文件闪退问题，但是偶尔生成bit文件时会出现error如下：Errors：FATAL_ERROR:Bitstream:stanbsbitfile.c:3408:1.57 - Incorrect number of bits inbitstream (18) for
absl教程（三）：The Abseil Flags Library
琅嬛福地
09-21 1108
Abseil 标志库允许以编程方式访问通过命令行传递给二进制文件的标志值。Abseil Flags 库提供以下功能： 以线程安全的方式访问 Abseil 标志 访问在程序生命周期内任何时候都有效的标志值 通过确保同一二进制文件中的唯一性来防止标志名称冲突 由许多内置使用标志提供的相关帮助文本 对布尔值、整数和字符串类型提供类型支持，并可扩展以支持其他 Abseil 类型和自定义类型 默认值和对读写标志值的编程访问 允许分布式声明和定义标志，尽管这种用法有缺点，通常应该避免。 这些标志的值由命令行解析 a
常见的引脚功能介绍（基于ADSP-SC589芯片）
daijingxin的博客
03-11 1万+
• General-Purpose I/O (GPIO) Peripherals • DAI/SRU Peripherals • Dedicated Pin Peripherals 一、General-Purpose I/O (GPIO) Peripherals 通用I / O（GPIO）外设(外设可以设置为以下形式) SHARC +处理器具有多达102个通用I / O引脚，这些引脚分布在多达七个......
[Vivado 12-1345] Error(s) found during DRC. Bitgen not run.（2018.3版本）
热门推荐
weixin_43065256的博客
01-19 1万+
NSTD #1 Critical Warning 19 out of 19 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned specific value. This may cause I/O contention or incompatibility with the ...
can not be placed according to constraint,because the constraint location is a dedicated pin
随喜读书会的博客
06-17 1739
waring/error: INS_OBUF can't be placed according to constraint,because the constraint location is a dedicated pin. why it happens: use mspi pin as gpio pin, other configuration is needed. how to deal with it:
[Vivado 12-1345] Error(s) found during DRC. Bitgen not run
wenbu1995的博客
03-02 7198
今日按照书上例子尝试 UART回环测试，文件编好后出现[Vivado 12-1345] Error(s) found during DRC. Bitgen not run，无法生成bit文件。 在Generate Bitstream ，出现了这么一大串字母噼里啪啦，有点懵。 网上查了一下，说是要 新建记事本，添加以下三句： set_property SEVERITY {Warning} [get_drc_checks NSTD-1] set_property SEVERITY {Warning
Error(s) found during DRC. Bitgen not run
qq921965140的专栏
11-09 5683
初学FPGA时遇到这个问题，排除IO约束不完整的问题后发现，原来我在约束语句的同一行加了注释，注意一定不要在约束语句后面紧接注释，一定要另起一行，就是这个小问题哈哈。 ...
ISE生成bit文件出错：Bitgen:342
swang_shan的博客
03-26 4523
Bitgen:342 - This design contains pins which have locations (LOC) that are not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned. This may cause I/O contention or incompatibility...
ERROR:Bitgen:342
xinxulsq的博客
08-02 2378
错误：      ERROR:Bitgen:342 - This design contains pins which have locations (LOC) that are    not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned.    This may cause I/O contenti...
ISE生成bit文件过程中报错-Bitgen:342
qq_43517907的博客
08-26 3237
问题描述：Bitgen:342 - This design contains pins which have locations (LOC) that are not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned. 该设计包含有 非用户分配的位置(LOC)或非用户分配的I/O标准(IOSTANDARD)的引脚 新版本的ISE对7系列FPGA的管脚约束增强了限制，以防止在用户不了解电路板电压或管脚连接时，由于
[vivado 12-1345] error(s) found during drc. bitgen not run.
06-28
[vivado 12-1345] error(s) found ... bitgen not run. 意思是在进行设计规则检查（DRC）时发现错误，因此无法运行比特流生成器（bitgen）。可能需要检查设计中的错误并解决它们，然后重新运行DRC和比特流生成器。
[转]iMPACT Spartan-6 FPGA - "WARNING:iMPACT:2217-Error shows in the status register, CRC Error bit is...
weixin_30682415的博客
06-26 1964
AR# 45304 iMPACT Spartan-6 FPGA - "WARNING:iMPACT:2217-Error shows in the status register, CRC Error bit is Not 0" https://www.xilinx.com/support/answers/45304.html Description If I program a...
ZynqMP Vivado2021.1 bit文件格式解析
sudaroot的博客
03-03 3234
前言： 在裸机下运行的需手动加载不同的代码到PL执行。 PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。 Vivado的bit文件是在bin文件头部多了一些描述信息，头部信息长度不固定。 描述信息可以使用file命令查看 其中我个人最关心的是data length，这个数据长度表示bin文件的长度。 1、准备： 1、创建一个Platform工程。 2、由Vivado生成的1s闪烁LED的PL代码的bit 文件。 V.
FPGA：数据中心的下一代引擎
weixin_42929997的博客
06-01 799
在高性能计算领域，FPGA（现场可编程门阵列）正在悄然改写着规则。从曾经的小批量ASIC替代品，到如今微软、百度等巨头数据中心的核心算力组件，FPGA 正在成为处理计算密集型与通信密集型任务的理想解决方案。
《一生一芯》数字实验三：加法器与ALU
06-05 501
ALU进行加减运算时，需要能够判断结果是否为0，是否溢出，是否有进位等。这里，输入的操作数A和B都已经是补码。比较大小请按带符号数的方式设置。2. 理解进位和溢出位的区别。进位是加法器每个比特相加过程中的中间结果。而溢出位是最终结果用来判断计算结果是否有效的指示信息。利用组合逻辑实现计算，利用case语言实现对溢出位的判断。下面是实验中的部分代码。例化ALU模块，同时将计算结果的变量添加到输出端口，方便main.cpp进行访问。设计一个能实现如下功能的4位带符号位的。下图位一个 6-2 的实验输出。
FPGA纯verilog实现MIPI-DSI视频编码输出，提供工程源码和技术支持
qq_41667729的博客
05-31 1194
FPGA纯verilog实现MIPI-DSI视频编码输出，提供工程源码和技术支持
FPGA 的硬件结构
最新发布
航天领域资深码农，型号经验丰富，一线干货分享
06-05 218
FPGA 的基本结构分为5 部分：可编程逻辑块（CLB）、输入/输出块（IOB）、逻辑块之间的布线资源、内嵌RAM 和内嵌的功能单元。
成工fpga（知识星球号）——精品来袭
CHDAJ58的博客
06-05 172
孩子都能学会的FPGA》系列是成工完成的第一个系列，也有一年多的时间没有更新了，本来可以一直下去，但是定位不够明确，也由于工作的原因，很遗憾只写了33期。一年多的 时间，成工思考了很多，也做了很多规划，最终的定位就是继续做，特色就是，这个成长不仅仅是FPGA技术的提升！内容非常的多，只有成工一个人完成，必须都是精品，对成工来说是一个非常大的挑战，而且这些工作只能在工作之余完成，所以预计要2-3年完成所有的系列。
回头看，FPGA+RK3576方案的功耗性能优势
haoxingheng的专栏
05-28 1266
大家好，今天分享一个低功耗FPGA+RK3576的方案，个人认为该方案性能功耗比要远优于主流的Xilinx和Altera的高性能SoC方案，希望能给各位苦做功耗优化的小伙伴们带来帮助。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值