fpga设计思想（三）：毛刺、fmax、tsu、tH、 tco

一、组合逻辑由期间延迟引起的毛刺解决方法：

如下为一个简单的组合逻辑毛刺解决案例，同步设计：

由于同步设计中依据统一时钟采样输入信号，因此输入信号之间的延迟，只要不大于时钟周期，系统就能保持正确的输出。由此可见采用同步设计避免了毛刺，保证了系统的稳定性。

二、周期 period和最高频率 fmax

上图展示了两个相邻节点，它们能够工作的最高频率为 fmax = 1/tclk, tclk 即为该路径下的最小时钟周期，其计算公式为：tclk = tco_A + tnet + tlogic + tsu_B – tskew

式中：

tco_A ：节点 A 的时钟输出延迟，既从时钟有效到输出有效的延迟。