终于买到了期待以久的书了,还打了7.5折,嘿嘿,转入正题------------------>>>>>>>>>>>>>>>>>
第一章:还是基础.
浏览了一下,和c语言语法差不多,有些差异,我觉关键是几个重要的概念:
(1)reg变量和wire变量的区别:
reg变量和wire变量是verilog中用的最多的变量,掌握它两个很重要.
wire是verilog中的输入输出信号的默认类型,可以作为任何方程式的
输入,也可以用做"assign"语句和实例元件的输出.
终于买到了期待以久的书了,还打了7.5折,嘿嘿,转入正题------------------>>>>>>>>>>>>>>>>>
第一章:还是基础.
浏览了一下,和c语言语法差不多,有些差异,我觉关键是几个重要的概念:
(1)reg变量和wire变量的区别:
reg变量和wire变量是verilog中用的最多的变量,掌握它两个很重要.
wire是verilog中的输入输出信号的默认类型,可以作为任何方程式的
输入,也可以用做"assign"语句和实例元件的输出.