23、数字逻辑中的触发器与移位寄存器应用详解

数字逻辑中的触发器与移位寄存器应用详解

1. 基本触发器与真值表

基本触发器的真值表有其独特之处，存在两行输入相同（S = 0 和 R = 0）但输出不同的情况，这是因为输出依赖于先前的状态。当置位（set）和复位（reset）都为高电平时，这种状态是无效的，因为 Q 及其补码相同，在使用触发器时应避免这种状态。

2. SR 触发器

• 功能与特点 ：基本触发器提供了 SR 触发器使用的置位和复位功能。大多数电路中使用的触发器增加了确定数据何时存储到触发器中的能力，通过添加使能信号（由逻辑电平触发）或时钟信号（由边沿触发）来实现，这样触发器的状态只有在准备好时才会改变。
• 电路符号 ：
  • 左边的符号基于使能输入，只有当使能（E）为高电平时，触发器的状态才能改变。若该信号永久设置为高电平，则其操作与基本触发器相同。
  • 互补输出 Q’ 通常在图中表示为 Q 上加一条线，在印刷文本中有时用 Q’ 代替。输入上加线，特别是使能引脚，表示输入基于使能为低电平而非高电平。
  • 其他符号用箭头表示边沿触发的时钟信号，默认是正边沿触发（时钟从低到高变化），圆圈表示负边沿触发（时钟从高到低变化）。
• 与 RS 触发器的区别 ：RS 触发器在正常操作中与 SR 触发器相同，但在置位和复位都为高电平的情况下表现不同。SR 触发器中置位优先，RS 触发器中复位优先。

3. D 触发器